RapidIO物理编码子层关键模块的设计与验证
摘要 | 第4-5页 |
Abstract | 第5页 |
第一章 绪论 | 第12-18页 |
1.1 课题研究背景 | 第12-13页 |
1.2 课题研究意义 | 第13-14页 |
1.3 国内外研究现状 | 第14-15页 |
1.3.1 国外研究现状 | 第14-15页 |
1.3.2 国内研究现状 | 第15页 |
1.4 课题研究内容 | 第15-17页 |
1.5 论文组织结构 | 第17-18页 |
第二章 Rapid IO互连规范概述 | 第18-24页 |
2.1 Rapid IO协议概述 | 第18-19页 |
2.1.1 事物传送 | 第18-19页 |
2.1.2 包格式 | 第19页 |
2.2 Rapid IO三级体系结构 | 第19-20页 |
2.3 物理编码子层关键模块功能概述 | 第20-23页 |
2.3.1 发送位宽转换模块 | 第20-21页 |
2.3.2 8B/10B编解码模块 | 第21页 |
2.3.3 翻转控制模块 | 第21-22页 |
2.3.4 通道同步与对齐模块 | 第22-23页 |
2.3.5 PRBS生成与检测模块 | 第23页 |
2.4 本章小结 | 第23-24页 |
第三章 物理编码子层关键模块设计 | 第24-44页 |
3.1 物理编码子层设计指标 | 第24页 |
3.2 物理编码子层架构设计 | 第24-26页 |
3.2.1 物理编码子层架构设计说明 | 第24-25页 |
3.2.2 物理编码子层I/O接口设计说明 | 第25页 |
3.2.3 物理编码子层模块设计框图 | 第25-26页 |
3.3 发送位宽转换模块 | 第26-27页 |
3.4 8B/10B编解码器 | 第27-31页 |
3.4.1 8B/10B编码器设计 | 第27-30页 |
3.4.2 8B/10B解码器设计 | 第30-31页 |
3.5 翻转控制模块 | 第31-32页 |
3.6 通道同步与对齐模块 | 第32-42页 |
3.6.1 Comma检测与同步模块 | 第32-34页 |
3.6.2 接收同步缓存模块 | 第34-35页 |
3.6.3 接收对齐模块 | 第35-37页 |
3.6.4 通道绑定模块 | 第37-38页 |
3.6.5 接收弹性缓存模块 | 第38-42页 |
3.7 本章小结 | 第42-44页 |
第四章 PRBS生成与检测模块的设计与验证 | 第44-52页 |
4.1 PRBS在PCS中的设计 | 第44页 |
4.2 PRBS模块设计框图 | 第44-45页 |
4.3 PRBS生成模块 | 第45-49页 |
4.4 PRBS检测模块 | 第49-50页 |
4.5 PRBS生成与检测模块的验证 | 第50-51页 |
4.5.1 验证平台的搭建 | 第50页 |
4.5.2 仿真结果分析 | 第50-51页 |
4.6 本章小结 | 第51-52页 |
第五章 物理编码子层关键模块验证 | 第52-64页 |
5.1 PCS层内建PRBS验证 | 第52-53页 |
5.2 PCS仿真验证平台结构框图 | 第53-55页 |
5.2.1 模块级仿真验证方案 | 第54-55页 |
5.3 关键模块仿真验证结果分析 | 第55-60页 |
5.3.1 发送位宽转换模块仿真结果分析 | 第55-56页 |
5.3.2 8B/10B编码器模块仿真结果分析 | 第56页 |
5.3.3 翻转控制模块仿真结果分析 | 第56-57页 |
5.3.4 Comma检测与同步模块仿真结果分析 | 第57-58页 |
5.3.5 8B/10B解码器模块仿真结果分析 | 第58页 |
5.3.6 接收同步缓存模块仿真结果分析 | 第58-59页 |
5.3.7 接收对齐和通道绑定模块仿真结果分析 | 第59-60页 |
5.3.8 接收弹性缓存模块仿真结果分析 | 第60页 |
5.4 PCS功能覆盖率测试 | 第60-63页 |
5.5 本章小结 | 第63-64页 |
第六章 总结与展望 | 第64-66页 |
6.1 总结 | 第64-65页 |
6.2 展望 | 第65-66页 |
致谢 | 第66-68页 |
参考文献 | 第68-70页 |
附录 | 第70-78页 |
作者简历 | 第78页 |
一、个人简历 | 第78页 |
二、攻读硕士学位期间发表和完成的学术论文 | 第78页 |
三、攻读硕士学位期间的科研情况 | 第78页 |