自启动预载接口芯片的设计与实现
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 第一章 绪论 | 第8-12页 |
| ·ASIC 发展现状和趋势 | 第8-9页 |
| ·ASIC 设计流程 | 第9-10页 |
| ·课题的意义及论文内容安排 | 第10-12页 |
| 第二章 自启动预载接口芯片的逻辑设计 | 第12-26页 |
| ·功能模块划分 | 第12-14页 |
| ·功能模块设计 | 第14-26页 |
| ·核心逻辑的RTL 设计 | 第14-23页 |
| ·SRAM 上电后的预载 | 第14-16页 |
| ·UART 接口 | 第16-19页 |
| ·数据缓存 | 第19-20页 |
| ·主控制通道 | 第20-21页 |
| ·FLASH 接口 | 第21-23页 |
| ·I/O 接口设计 | 第23-24页 |
| ·上电复位电路设计 | 第24-26页 |
| 第三章 自启动预载接口芯片的综合 | 第26-37页 |
| ·DC 综合概述 | 第26-27页 |
| ·综合的流程以及综合脚本设计 | 第27-37页 |
| ·指定库文件 | 第27-29页 |
| ·读取RTL 设计 | 第29页 |
| ·设置设计环境 | 第29-32页 |
| ·设置优化约束 | 第32-34页 |
| ·编译优化 | 第34-36页 |
| ·综合结果分析 | 第36-37页 |
| 第四章 自启动预载接口芯片的物理实现 | 第37-44页 |
| ·自启动预载接口芯片的物理设计 | 第37-42页 |
| ·设计数据的准备和导入 | 第37-38页 |
| ·布局规划和电源规划 | 第38-39页 |
| ·布置及其优化 | 第39页 |
| ·时钟树综合 | 第39-40页 |
| ·布线及其优化 | 第40-42页 |
| ·自启动预载接口芯片的物理验证 | 第42-44页 |
| 第五章 自启动预载接口芯片的验证 | 第44-64页 |
| ·动态仿真验证 | 第44-53页 |
| ·Testbench 的设计 | 第44-48页 |
| ·功能仿真以及代码覆盖率检查 | 第48-51页 |
| ·后仿真 | 第51-53页 |
| ·静态验证 | 第53-64页 |
| ·静态时序分析 | 第53-62页 |
| ·形式验证 | 第62-64页 |
| 第六章 自启动预载接口芯片的测试 | 第64-77页 |
| ·测试方案 | 第64-65页 |
| ·利用软硬件协同验证平台进行测试 | 第65-74页 |
| ·软硬件协同验证平台介绍 | 第65-68页 |
| ·测试流程 | 第68-74页 |
| ·利用FPGA 测试板进行测试 | 第74-77页 |
| 第七章 总结 | 第77-79页 |
| 致谢 | 第79-80页 |
| 参考文献 | 第80-82页 |
| 附录 | 第82-84页 |
| 攻硕期间取得的研究成果 | 第84-85页 |
