基于Verilog语言的RS(255,247)编译码器设计
摘要 | 第3-4页 |
ABSTRACT | 第4页 |
第一章 绪论 | 第8-12页 |
1.1 选题背景 | 第8页 |
1.2 RS码的实际应用 | 第8-9页 |
1.3 RS码的来源以及定义 | 第9-10页 |
1.4 RS码的技术现状 | 第10-11页 |
1.5 本文的主要内容和结构 | 第11-12页 |
第二章 RS码的数学基础 | 第12-20页 |
2.1 Galois(伽罗华)域 | 第12-14页 |
2.2 伽罗华域元素的基本运算 | 第14-16页 |
2.2.1 加减法运算 | 第14页 |
2.2.2 乘法运算 | 第14-15页 |
2.2.3 除法和求逆运算 | 第15-16页 |
2.3 循环码的基本特征 | 第16-18页 |
2.3.1 循环码的多项式表示 | 第16-17页 |
2.3.2 循环码的生成多项式 | 第17-18页 |
2.4 多元BCH码 | 第18-19页 |
2.5 RS码 | 第19-20页 |
第三章 编码器设计 | 第20-30页 |
3.1 RS编码原理 | 第20-21页 |
3.2 RS编码的实现方法 | 第21-24页 |
3.3 RS编码过程中的乘法器 | 第24-26页 |
3.4 编码器实现以及结果仿真 | 第26-30页 |
第四章 RS码的译码原理 | 第30-46页 |
4.1 RS码的译码流程 | 第30-33页 |
4.2 伴随式译码算法 | 第33-35页 |
4.3 解关键方程的常用算法 | 第35-40页 |
4.3.1 Berlekamp-Massey算法 | 第35-37页 |
4.3.2 iBM算法 | 第37-40页 |
4.3.3 Euclid算法 | 第40页 |
4.4 关键方程求解算法的分析和选择 | 第40-42页 |
4.5 钱氏(Chien)搜索算法 | 第42-44页 |
4.6 计算并纠正错误值 | 第44-46页 |
第五章 译码器的设计与仿真 | 第46-64页 |
5.1 计算伴随式模块设计与仿真 | 第46-49页 |
5.2 关键方程求解器设计与仿真 | 第49-52页 |
5.3 钱氏搜索法模块的设计和仿真 | 第52-54页 |
5.4 Forney算法纠正错误模块的设计与仿真 | 第54-59页 |
5.5 RS(255,247)译码器的设计和仿真 | 第59-64页 |
总结和展望 | 第64-65页 |
参考文献 | 第65-68页 |
致谢 | 第68页 |