| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-13页 |
| 缩略语对照表 | 第13-16页 |
| 第一章 绪论 | 第16-28页 |
| 1.1 本文研究背景 | 第16-19页 |
| 1.1.1 SiC器件的优势 | 第16-17页 |
| 1.1.2 SiC半导体器件发展与市场化现状 | 第17-18页 |
| 1.1.3 SiC半导体器件的工艺的发展 | 第18-19页 |
| 1.2 SiO_2/SiC界面陷阱 | 第19-22页 |
| 1.2.1 SiO_2/SiC MOS结构中界面陷阱的构成 | 第19-21页 |
| 1.2.2 SiO_2/SiC界面态陷阱的成因 | 第21-22页 |
| 1.3 SiO_2/SiC界面质量提升方法的研究 | 第22-26页 |
| 1.3.1 SiC材料：晶向对界面特性的影响 | 第22-24页 |
| 1.3.2 氧化或氧化后退火工艺对界面特性的影响 | 第24-26页 |
| 1.4 本文的主要工作 | 第26-28页 |
| 第二章 SiC MOS电容的表征方法研究 | 第28-46页 |
| 2.1 MOS电容的I-V测试 | 第28-32页 |
| 2.1.1 MOS漏电机理 | 第28-30页 |
| 2.1.2 I-V测试提取击穿场强与势垒高度 | 第30-32页 |
| 2.2 SiC MOS的C-V特性 | 第32-33页 |
| 2.3 用C-V数据提取平带电压 | 第33-34页 |
| 2.4 利用C-V提取氧化层陷阱密度N_(ot)与近界面氧化层陷阱密度N_(iot) | 第34-35页 |
| 2.5 SiC MOS界面态密度的提取 | 第35-46页 |
| 2.5.1 高频法（Terman法） | 第35-37页 |
| 2.5.2 高频—准静态法 | 第37-40页 |
| 2.5.3 电导法 | 第40-42页 |
| 2.5.4 D_(it)与E_c-E_(it)的对应关系 | 第42-46页 |
| 第三章 4H-SiC MOS电容的制备和结构测试 | 第46-52页 |
| 3.1 试验样品的制备 | 第46-47页 |
| 3.1.1 衬底清洗 | 第46页 |
| 3.1.2 外延生长与掺杂 | 第46页 |
| 3.1.3 衬底氧化 | 第46页 |
| 3.1.4 氧化后退火 | 第46-47页 |
| 3.1.5 电极制作 | 第47页 |
| 3.2 样品物理结构测试 | 第47-52页 |
| 3.2.1 光谱椭偏仪测试 | 第47-48页 |
| 3.2.2 原子力显微镜（AFM）测试 | 第48-49页 |
| 3.2.3 二次离子质谱（SIMS）测试 | 第49-52页 |
| 第四章 4H-SiC MOS电容的电学特性测试与分析 | 第52-58页 |
| 4.1 I-V测试 | 第52-53页 |
| 4.1.2 半导体材料与氧化绝缘层之间的势垒高度F_b的提取 | 第52-53页 |
| 4.2 高频C-V，G-V与电导测试 | 第53-58页 |
| 4.2.1 C-V曲线提取平带电压V_(fb)和氧化层陷阱密度N_(ot)以及近界面氧化层陷阱密度N_(iot) | 第53-55页 |
| 4.2.2 用电导法提取界面态密度D_(it) | 第55-58页 |
| 第五章 4H-SiC MOS电容的电压应力可靠性测试与高温测试 | 第58-66页 |
| 5.1 电压应力测试 | 第58-61页 |
| 5.1.1 电压应力测试实验介绍 | 第58页 |
| 5.1.2 电压应力测试结果与分析 | 第58-61页 |
| 5.2 高温测试 | 第61-66页 |
| 5.2.1 高温测试实验介绍 | 第61页 |
| 5.2.2 高温测试结果与分析 | 第61-66页 |
| 第六章 总结 | 第66-68页 |
| 参考文献 | 第68-72页 |
| 致谢 | 第72-74页 |
| 作者简介 | 第74-76页 |
| 附录A 高频C-V法提取界面态的Matlab程序 | 第76-80页 |
| 附录B 高频-准静态法提取界面态密度Matlab程序 | 第80-82页 |
| 附录C 电导法求界面态密度Matlab程序 | 第82-84页 |
