| 致谢 | 第5-6页 |
| 摘要 | 第6-7页 |
| ABSTRACT | 第7页 |
| 1 引言 | 第10-16页 |
| 1.1 选题背景目的以及研究方法 | 第10-12页 |
| 1.2 国内外研究现状 | 第12-13页 |
| 1.3 近似计算电路设计方法及意义 | 第13-14页 |
| 1.4 本文的内容及章节安排 | 第14-15页 |
| 1.5 本文设计的特色 | 第15-16页 |
| 2 轻量型加、乘运算电路设计与优化 | 第16-29页 |
| 2.1 传统加法器逻辑结构 | 第16-19页 |
| 2.1.1 一位加法运算电路 | 第16-17页 |
| 2.1.2 行波进位加法运算电路(CRA) | 第17页 |
| 2.1.3 超前进位加法运算电路(CLA) | 第17-19页 |
| 2.1.4 进位保留加法运算电路(CSA) | 第19页 |
| 2.2 轻量型加法运算电路结构 | 第19-21页 |
| 2.3 传统乘法器结构分析 | 第21-22页 |
| 2.4 轻量型乘法运算单元设计 | 第22-28页 |
| 2.4.1 一种轻量型乘法器设计 | 第22-25页 |
| 2.4.2 改进的压缩器结构 | 第25-26页 |
| 2.4.3 整体设计结构 | 第26-28页 |
| 2.5 本章小结 | 第28-29页 |
| 3 轻量型除法运算电路设计与优化 | 第29-42页 |
| 3.1 传统除法运算单元介绍 | 第29-33页 |
| 3.1.2 恢复余数算法 | 第29-30页 |
| 3.1.3 不恢复余数算法 | 第30-32页 |
| 3.1.4 SRT算法介绍 | 第32-33页 |
| 3.2 基2 SRT算法实现 | 第33-36页 |
| 3.2.1 商选择函数 | 第33-35页 |
| 3.2.2 32位定点无符号数基2SRT除法器实现 | 第35-36页 |
| 3.3 轻量型除法运算单元设计实现 | 第36-39页 |
| 3.4 四类除法器性能比较 | 第39-41页 |
| 3.5 本章小结 | 第41-42页 |
| 4 基于FPGA的图像增强处理电路的轻量化硬件实现 | 第42-56页 |
| 4.1 异构计算及FPGA工作原理介绍 | 第42-44页 |
| 4.2 FPGA异构计算的结构及开发流程 | 第44-47页 |
| 4.2.1 FPGA异构计算结构 | 第44-45页 |
| 4.2.2 开发流程 | 第45-47页 |
| 4.3 FPGA异构计算在本文中的应用 | 第47-49页 |
| 4.4 直方图均衡图像增强算法概括 | 第49-50页 |
| 4.5 轻量化图像增强处理结构 | 第50-52页 |
| 4.5.1 直方图统计 | 第51页 |
| 4.5.2 直方图累积分布映射及图像重构 | 第51-52页 |
| 4.6 性能分析 | 第52-55页 |
| 4.7 本章小结 | 第55-56页 |
| 5 结论 | 第56-58页 |
| 5.1 本文的主要工作 | 第56-57页 |
| 5.2 进一步工作 | 第57-58页 |
| 参考文献 | 第58-61页 |
| 作者简历及攻读硕士学位期间取得的研究成果 | 第61-63页 |
| 学位论文数据集 | 第63页 |