| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 图目录 | 第10-12页 |
| 第一章 绪论 | 第12-18页 |
| ·信息、信息安全与密码芯片 | 第12-13页 |
| ·密码芯片所面临的安全挑战 | 第13-14页 |
| ·功耗攻击及防御技术研究现状 | 第14-16页 |
| ·本文的主要内容及章节安排 | 第16-18页 |
| 第二章 新的抗DPA攻击的混沌逻辑电路的理论实现 | 第18-35页 |
| ·DPA攻击的原理、模型、具体攻击过程及防御方法 | 第18-21页 |
| ·DPA攻击的原理 | 第18-19页 |
| ·DPA攻击的模型 | 第19-20页 |
| ·DPA攻击的过程 | 第20页 |
| ·DPA攻击的防御方法 | 第20-21页 |
| ·新的抗DPA攻击的混沌逻辑电路的理论实现方法 | 第21-27页 |
| ·门限控制方法 | 第22-25页 |
| ·迭代控制方法 | 第25-27页 |
| ·混沌逻辑电路理论实现举例 | 第27-34页 |
| ·输入对称门限控制方法实现举例 | 第28-30页 |
| ·输入不对称门限控制方法实现举例 | 第30-31页 |
| ·迭代控制方法实现举例 | 第31-34页 |
| ·本章小结 | 第34-35页 |
| 第三章 新的抗DPA攻击的混沌逻辑电路的电路实现 | 第35-47页 |
| ·混沌逻辑电路的电路实现一 | 第35-41页 |
| ·混沌逻辑电路的电路实现二 | 第41-45页 |
| ·混沌逻辑电路与抗DPA攻击的DRCL电路对比 | 第45-46页 |
| ·本章小结 | 第46-47页 |
| 第四章 基于混沌逻辑电路的锁存器实现 | 第47-57页 |
| ·基于第一种混沌逻辑电路的的D锁存器实现及其重构性验证 | 第47-49页 |
| ·基于第二种混沌逻辑电路的D锁存器实现及其重构性验证 | 第49-53页 |
| ·由混沌逻辑电路构成的组合逻辑电路的重构性说明 | 第53-56页 |
| ·本章小结 | 第56-57页 |
| 第五章 密码电路抗DPA攻击能力验证 | 第57-74页 |
| ·关于 8 个两输入的与逻辑电路的测试 | 第57-64页 |
| ·基于标准CMOS逻辑门的 8 个两输入的与逻辑电路的实现与测试 | 第57-59页 |
| ·基于混沌逻辑电路的 8 个两输入的与逻辑电路的实现与测试 | 第59-62页 |
| ·测试结果与DRCL结构对比分析 | 第62-64页 |
| ·关于DES核心模块电路的测试 | 第64-72页 |
| ·DES算法及其核心模块电路 | 第64-66页 |
| ·DES算法核心模块电路的实现 | 第66-68页 |
| ·基于混沌逻辑电路的DES算法核心模块电路的实现与测试 | 第68-71页 |
| ·基于标准CMOS逻辑门的DES算法核心模块电路的实现与测试 | 第71-72页 |
| ·结果对比分析 | 第72页 |
| ·本章小结 | 第72-74页 |
| 第六章 工作总结和展望 | 第74-76页 |
| ·本论文工作总结 | 第74页 |
| ·展望 | 第74-76页 |
| 参考文献 | 第76-79页 |
| 研究成果 | 第79-80页 |
| 致谢 | 第80-81页 |
| 附录 | 第81页 |
