| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第一章 绪论 | 第9-13页 |
| ·课题的背景及意义 | 第9-10页 |
| ·数据采集系统的特点和发展趋势 | 第10-11页 |
| ·作者的主要工作及本文的组织结构 | 第11-13页 |
| 第二章 数据采集系统的理论知识 | 第13-17页 |
| ·信号采样理论 | 第13-15页 |
| ·Nyquist采样定理 | 第13-14页 |
| ·带通采样定理 | 第14-15页 |
| ·采样方式 | 第15-16页 |
| ·实时采样 | 第15页 |
| ·等效采样 | 第15-16页 |
| ·本章小结 | 第16-17页 |
| 第三章 高速数据采集系统的硬件电路设计 | 第17-40页 |
| ·系统所实现的技术指标 | 第17页 |
| ·系统设计的理论依据和处理要求 | 第17-19页 |
| ·总体方案的选择 | 第19-21页 |
| ·单通道高速数据采集方案 | 第19页 |
| ·多通道并行采集实现高速数据采集方案 | 第19-20页 |
| ·单通道多次采集实现高速数据采集方案 | 第20-21页 |
| ·高速采集系统的整体设计 | 第21-22页 |
| ·脉冲发生电路 | 第22-24页 |
| ·设计概述 | 第22-23页 |
| ·逻辑实现 | 第23-24页 |
| ·脉冲发送驱动电路设计 | 第24-25页 |
| ·脉冲接受电路设计 | 第25-26页 |
| ·ADC采样电路的设计 | 第26-29页 |
| ·设计概述 | 第26页 |
| ·器件选型 | 第26-28页 |
| ·TLC5540的外围电路设计 | 第28-29页 |
| ·FPGA部分的硬件电路设计 | 第29-32页 |
| ·FPGA的结构及器件选型 | 第29-31页 |
| ·Cyclone系列FPGA的配置电路的设计 | 第31-32页 |
| ·单片机控制部分的电路设计 | 第32-34页 |
| ·外围电路及接口电路设计 | 第34-39页 |
| ·电源电路的设计 | 第34-36页 |
| ·晶振电路和PLL电压电路 | 第36-37页 |
| ·可编程器件复位电路设计 | 第37-38页 |
| ·单片机与PC接口电路的设计 | 第38-39页 |
| ·本章小结 | 第39-40页 |
| 第四章 高速数据采集系统的软件设计 | 第40-68页 |
| ·系统软件设计的总体方案 | 第40-43页 |
| ·等效采样的逻辑控制要求 | 第40-42页 |
| ·系统逻辑设计整体框图 | 第42-43页 |
| ·FPGA技术简介 | 第43-49页 |
| ·FPGA技术简介 | 第43-44页 |
| ·FPGA的常用开发工具 | 第44-45页 |
| ·FPGA的设计流程 | 第45-49页 |
| ·硬件描述语言HDL | 第49页 |
| ·系统设计中时钟管理和存储器定制的逻辑实现 | 第49-55页 |
| ·时钟管理模块(PLL) | 第49-53页 |
| ·数据存储模块(RAM) | 第53-55页 |
| ·采集控制部分的关键技术Verilog HDL实现 | 第55-60页 |
| ·步进延时的逻辑控制实现 | 第55-56页 |
| ·ADC采样时钟的实现 | 第56-58页 |
| ·FPGA各功能模块同步的实现 | 第58-60页 |
| ·单片机的软件设计 | 第60-66页 |
| ·串口通信协议与波特率 | 第61-63页 |
| ·键盘译码以及FPGA的握手协议 | 第63页 |
| ·单片机控制部分的软件流程图以控制程序 | 第63-66页 |
| ·本章小结 | 第66-68页 |
| 第五章 系统设计中的抗干扰技术 | 第68-71页 |
| ·接地方案 | 第68-69页 |
| ·电源去耦 | 第69页 |
| ·布线策略 | 第69-70页 |
| ·本章小结 | 第70-71页 |
| 第六章 总结 | 第71-73页 |
| 附录Ⅰ 系统设计的原理图 | 第73-74页 |
| 附录Ⅱ 系统调试 | 第74-75页 |
| 参考文献 | 第75-77页 |
| 攻读硕士期间所发表的学术论文 | 第77-78页 |
| 致谢 | 第78页 |