| 摘要 | 第1-4页 |
| Abstract | 第4-5页 |
| 目录 | 第5-8页 |
| 第一章绪论 | 第8-12页 |
| ·研究背景与意义 | 第8页 |
| ·研究内容 | 第8-9页 |
| ·Turbo码的研究状况以及发展前景 | 第9-11页 |
| ·本文的主要工作 | 第11-12页 |
| 第二章 Turbo码的编码原理及特点 | 第12-20页 |
| ·Turbo码编码原理 | 第12-14页 |
| ·递归系统卷积码 | 第14-17页 |
| ·递归系统卷积码的基本概念 | 第14-15页 |
| ·递归系统卷积码的特点 | 第15-17页 |
| ·交织器的设计 | 第17-19页 |
| ·交织器的基本概述 | 第17-18页 |
| ·交织器的作用 | 第18页 |
| ·典型交织器的介绍 | 第18-19页 |
| ·本章小结 | 第19-20页 |
| 第三章 Turbo码的译码原理及特点 | 第20-29页 |
| ·Turbo码译码原理 | 第20-21页 |
| ·Turbo码译码原理 | 第20页 |
| ·Turbo码译码器的组成 | 第20-21页 |
| ·Turbo码的译码算法 | 第21-23页 |
| ·MAP译码算法 | 第21-22页 |
| ·Log-MAP译码算法 | 第22-23页 |
| ·迭代译码以及新的停止准则 | 第23-26页 |
| ·迭代译码的原理 | 第23-24页 |
| ·迭代停止准则 | 第24-26页 |
| ·新的迭代停止准则 | 第26-27页 |
| ·仿真结果及其分析 | 第27-28页 |
| ·本章小结 | 第28-29页 |
| 第四章 模型的建立以及软件的仿真 | 第29-47页 |
| ·VHDL语言、Quartus编译环境以及 ModelSim仿真工具 | 第29-31页 |
| ·VHDL语言 | 第29页 |
| ·Quartus编译环境 | 第29-30页 |
| ·ModelSim仿真工具 | 第30-31页 |
| ·Turbo码的编码器模型建立 | 第31-34页 |
| ·Turbo码编码系统结构 | 第31页 |
| ·Turbo码编码器的结构 | 第31-32页 |
| ·Turbo码编码器的工作原理 | 第32-33页 |
| ·Turbo码编码前后的输出处理 | 第33-34页 |
| ·Turbo码的译码器模型建立 | 第34-38页 |
| ·Turbo码译码系统结构 | 第34页 |
| ·Turbo码译码前的输入处理 | 第34-35页 |
| ·Turbo码译码内部结构 | 第35-36页 |
| ·Turbo码译码器的工作原理 | 第36-38页 |
| ·信道的模型建立以及联合仿真 | 第38-41页 |
| ·参数设定及结果分析 | 第41-46页 |
| ·参数设定 | 第41-44页 |
| ·性能比较 | 第44-46页 |
| ·本章总结 | 第46-47页 |
| 第五章 硬件半实物仿真 | 第47-65页 |
| ·可编程门阵列(FPGA) | 第47-48页 |
| ·Cyclone系列器件 | 第47-48页 |
| ·电路设计 | 第48-63页 |
| ·问题的提出和解决 | 第48-50页 |
| ·电路总体设计 | 第50-51页 |
| ·FPGA外围电路设计 | 第51-54页 |
| ·RAM芯片的的电路设计 | 第54-56页 |
| ·电源管理芯片的设计 | 第56-57页 |
| ·A/D D/A以及放大器的电路设计 | 第57-60页 |
| ·其余器件的电路设计 | 第60-61页 |
| ·印制电路板设计 | 第61-63页 |
| ·系统性能分析 | 第63-64页 |
| ·本章总结 | 第64-65页 |
| 结束语 | 第65-67页 |
| 致谢 | 第67-68页 |
| 参考文献 | 第68-71页 |
| 发表论文和参加科研情况 | 第71-72页 |