摘要 | 第5-6页 |
ABSTRACT | 第6-7页 |
符号对照表 | 第11-12页 |
缩略语对照表 | 第12-16页 |
第一章 概述 | 第16-22页 |
1.1 选题背景及研究意义 | 第16-17页 |
1.2 国内外研究现状 | 第17-19页 |
1.3 论文主要工作和章节结构 | 第19-22页 |
1.3.1 论文主要工作 | 第19-20页 |
1.3.2 论文章节结构 | 第20-22页 |
第二章 物理设计的基本理论 | 第22-28页 |
2.1 展平式物理设计方法 | 第23-24页 |
2.2 层次化物理设计方法 | 第24-25页 |
2.3 基于接口逻辑模型的层次化物理设计 | 第25-27页 |
2.4 小结 | 第27-28页 |
第三章 双音多频信号收发芯片的展平式物理设计 | 第28-48页 |
3.1 双音多频信号收发芯片构架与设计要求 | 第28-29页 |
3.1.1 DTMF芯片构造 | 第28页 |
3.1.2 DTMF芯片设计要求 | 第28-29页 |
3.2 数据的准备与验证 | 第29-30页 |
3.2.1 数据的准备 | 第29-30页 |
3.2.2 数据的验证 | 第30页 |
3.3 布局规划 | 第30-34页 |
3.3.1 布局规划顺序 | 第30-31页 |
3.3.2 模块约束类型 | 第31-32页 |
3.3.3 电源规划 | 第32-34页 |
3.3.4 布局规划结果 | 第34页 |
3.4 实例化单元的放置 | 第34-38页 |
3.4.1 障碍物 | 第35页 |
3.4.2 井连接单元 | 第35-36页 |
3.4.3 封头单元 | 第36页 |
3.4.4 衬垫 | 第36页 |
3.4.5 标准单元 | 第36-37页 |
3.4.6 填充单元 | 第37页 |
3.4.7 扫描单元 | 第37-38页 |
3.5 全局物理综合流程及优化方法 | 第38-43页 |
3.5.1 全局优化 | 第38-39页 |
3.5.2 设计规则违例的修复 | 第39-40页 |
3.5.3 时序优化与面积优化 | 第40-41页 |
3.5.4 时序再优化 | 第41-42页 |
3.5.5 建立时间复原 | 第42页 |
3.5.6 全局物理综合结果 | 第42-43页 |
3.6 时钟树综合 | 第43-46页 |
3.6.1 时钟数综合参数 | 第44-45页 |
3.6.2 时钟树生成与spec文件创建 | 第45-46页 |
3.7 布线 | 第46-47页 |
3.7.1 全局布线 | 第46页 |
3.7.2 详细布线 | 第46-47页 |
3.8 本章小结 | 第47-48页 |
第四章 双音多频信号收发芯片的基于接口逻辑模型的层次化物理设计 | 第48-60页 |
4.1 芯片规划 | 第48-51页 |
4.1.1 插入贯穿 | 第48-49页 |
4.1.2 分配引脚 | 第49-50页 |
4.1.3 时序预算 | 第50-51页 |
4.2 芯片物理实现 | 第51-57页 |
4.2.1 接口逻辑模型原理 | 第52-53页 |
4.2.2 块级物理实现与创建接口逻辑模型 | 第53-55页 |
4.2.3 顶层物理实现 | 第55-57页 |
4.3 芯片组装 | 第57-58页 |
4.4 本章小结 | 第58-60页 |
第五章 设计验证与结果分析 | 第60-72页 |
5.1 时序验证 | 第60-67页 |
5.1.1 静态时序分析 | 第60-64页 |
5.1.2 时序分析结果 | 第64-67页 |
5.2 物理验证 | 第67-68页 |
5.2.1 设计规则检查 | 第67-68页 |
5.2.2 电路规则检查 | 第68页 |
5.3 逻辑等效验证 | 第68-69页 |
5.4 结果分析 | 第69-70页 |
5.5 接口逻辑模型方法应用 | 第70页 |
5.6 本章小结 | 第70-72页 |
第六章 总结与展望 | 第72-74页 |
6.1 总结 | 第72页 |
6.2 展望 | 第72-74页 |
附录 | 第74-80页 |
附录A:模块分割的部分脚本 | 第74-75页 |
附录B:接口逻辑模型的部分脚本 | 第75-76页 |
附录C:芯片组装的部分脚本 | 第76-80页 |
参考文献 | 第80-84页 |
致谢 | 第84-86页 |
作者简介 | 第86-87页 |
1. 基本情况 | 第86页 |
2. 教育背景 | 第86页 |
3. 攻读硕士学位期间的研究成果 | 第86-87页 |