面向多核DSP的DMA访问数据一致性优化和验证平台研究
| 摘要 | 第9-10页 |
| ABSTRACT | 第10页 |
| 第一章 绪论 | 第11-18页 |
| 1.1 课题背景及意义 | 第11-13页 |
| 1.1.1 多核处理器概述 | 第11-12页 |
| 1.1.2 片上存储现状 | 第12-13页 |
| 1.2 典型的多核DSP存储结构 | 第13-15页 |
| 1.2.1 TMSC55x DSP | 第13-14页 |
| 1.2.2 SC38x DSP | 第14-15页 |
| 1.3 验证方法学 | 第15-16页 |
| 1.3.1 验证方法学概述 | 第15-16页 |
| 1.3.2 UVM验证方法学 | 第16页 |
| 1.4 论文研究内容 | 第16-17页 |
| 1.5 论文组织结构 | 第17-18页 |
| 第二章X-DSP存储结构及其数据一致性分析 | 第18-30页 |
| 2.1 X-DSP总体概述 | 第18-20页 |
| 2.1.1 X-DSP体系结构 | 第18-19页 |
| 2.1.2 X-DSP存储结构 | 第19-20页 |
| 2.2 存储访问模式与数据流程 | 第20-22页 |
| 2.2.1 存储访问模式 | 第20-21页 |
| 2.2.2 存储访问流程 | 第21-22页 |
| 2.3 数据一致性维护 | 第22-29页 |
| 2.3.1 X-DSP的数据一致性 | 第22-26页 |
| 2.3.2 数据一致性的优化 | 第26-29页 |
| 2.4 本章小结 | 第29-30页 |
| 第三章 DMA访问数据一致性的优化设计与实现 | 第30-45页 |
| 3.1 与AXI对接的突发读设计 | 第30-33页 |
| 3.1.1 同步FIFO | 第31页 |
| 3.1.2 突发计数器 | 第31-32页 |
| 3.1.3 尾地址计算器 | 第32-33页 |
| 3.2 流水化处理 | 第33-38页 |
| 3.2.1 DMA请求流水化处理 | 第34-36页 |
| 3.2.2 流水线停顿及其解决办法 | 第36-38页 |
| 3.3 L1D Tag数据一致性维护 | 第38-43页 |
| 3.3.1 STag结构 | 第38-39页 |
| 3.3.2 STag一致性问题 | 第39-40页 |
| 3.3.3 侦听互锁及其解决办法 | 第40-43页 |
| 3.4 DMA访问数据一致性的优化评估 | 第43-44页 |
| 3.5 本章小结 | 第44-45页 |
| 第四章 设计验证与结果分析 | 第45-72页 |
| 4.1 面向L2模块级的验证方法 | 第45页 |
| 4.2 验证的难点与验证功能点分析 | 第45-48页 |
| 4.2.1 验证难点 | 第45-46页 |
| 4.2.2 验证功能点 | 第46-48页 |
| 4.3 基于UVM构建L2模块级通用验证平台 | 第48-71页 |
| 4.3.1 验证平台的结构 | 第48-49页 |
| 4.3.2 验证平台的实现 | 第49-58页 |
| 4.3.3 验证平台的调试 | 第58-62页 |
| 4.3.4 验证结果与分析 | 第62-71页 |
| 4.4 本章小结 | 第71-72页 |
| 第五章 总结与展望 | 第72-74页 |
| 5.1 论文总结 | 第72页 |
| 5.2 工作展望 | 第72-74页 |
| 致谢 | 第74-75页 |
| 参考文献 | 第75-77页 |
| 作者在学期间取得的学术成果 | 第77-78页 |
| 附录A 相关代码 | 第78-87页 |
