带数字前台校正的12位5MHz SAR ADC设计
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 研究背景及意义 | 第10-11页 |
| 1.2 国内外研究现状及发展趋势 | 第11-12页 |
| 1.3 本文的主要工作及创新点 | 第12-13页 |
| 1.4 论文组织结构 | 第13-14页 |
| 第二章 模数转换器概述 | 第14-27页 |
| 2.1 模数转换器原理 | 第14-15页 |
| 2.2 ADC主要性能指标 | 第15-19页 |
| 2.2.1 静态特性 | 第15-17页 |
| 2.2.2 动态参数 | 第17-19页 |
| 2.3 ADC的主流结构简介 | 第19-22页 |
| 2.3.1 闪存型ADC | 第19-20页 |
| 2.3.2 流水线型ADC | 第20-21页 |
| 2.3.3 逐次逼近型ADC | 第21-22页 |
| 2.3.4 过采样型ADC | 第22页 |
| 2.4 校正算法简介 | 第22-26页 |
| 2.4.1 模拟前台校正简介 | 第23页 |
| 2.4.2 模拟后台校正简介 | 第23-24页 |
| 2.4.3 数字前台校正简介 | 第24-25页 |
| 2.4.4 数字后台校正简介 | 第25-26页 |
| 2.5 本章小结 | 第26-27页 |
| 第三章 SAR ADC的系统设计及建模 | 第27-51页 |
| 3.1 传统SAR ADC的结构原理 | 第27-28页 |
| 3.2 新型SAR ADC的基本原理及系统结构 | 第28-46页 |
| 3.2.1 非二进制冗余原理与数字前台校正原理 | 第28-38页 |
| 3.2.2 DAC电容阵列设计 | 第38-44页 |
| 3.2.3 SAR ADC系统结构设计 | 第44-46页 |
| 3.3 MATLAB系统仿真结果分析 | 第46-50页 |
| 3.4 本章小结 | 第50-51页 |
| 第四章 SAR ADC电路设计与仿真 | 第51-67页 |
| 4.1 栅压自举电路的设计 | 第51-53页 |
| 4.2 DAC电容阵列 | 第53-55页 |
| 4.3 比较器设计 | 第55-58页 |
| 4.4 数字电路设计 | 第58-62页 |
| 4.4.1 基本电路设计 | 第58-59页 |
| 4.4.2 校正逻辑设计 | 第59-62页 |
| 4.5 整体版图设计与布局 | 第62页 |
| 4.6 系统性能前仿真结果 | 第62-64页 |
| 4.7 系统性能后仿真结果 | 第64-66页 |
| 4.8 本章小结 | 第66-67页 |
| 第五章 结论 | 第67-68页 |
| 5.1 本文的主要工作和贡献 | 第67页 |
| 5.2 后续工作展望 | 第67-68页 |
| 致谢 | 第68-69页 |
| 参考文献 | 第69-72页 |
| 攻读硕士学位期间取得的成果 | 第72页 |
