| 摘要 | 第1-5页 |
| ABSTRACT | 第5-10页 |
| 第一章 引言 | 第10-16页 |
| ·课题背景与研究意义 | 第10-11页 |
| ·概况及发展动态 | 第11-14页 |
| ·本文的工作 | 第14-16页 |
| 第二章 功率VDMOS 元胞设计与初步优化 | 第16-46页 |
| ·集成功率VDMOS 具体指标 | 第16-17页 |
| ·功率VDMOS 元胞器件结构参数推导 | 第17-25页 |
| ·外延层参数的设计 | 第20-21页 |
| ·栅氧化层厚度的设计 | 第21页 |
| ·P 型体区的设计 | 第21-25页 |
| ·VDMOS 导通电阻建模 | 第25-31页 |
| ·接触电阻Rcont | 第26页 |
| ·N 型漏区电阻Rn+ | 第26-27页 |
| ·沟道电阻Rch | 第27-28页 |
| ·积累层电阻Ra | 第28页 |
| ·JFET 区电阻Rj | 第28-30页 |
| ·外延层漂移区电阻Repi | 第30-31页 |
| ·VDMOS 元胞多晶硅栅宽a 优化 | 第31-40页 |
| ·对元胞多晶硅栅宽a 进行理论优化 | 第32-35页 |
| ·对元胞多晶硅栅宽a 进行器件仿真优化 | 第35-37页 |
| ·对元胞多晶硅栅宽a 进行工艺器件联合仿真 | 第37-40页 |
| ·具体工艺流程 | 第40-44页 |
| ·本章小结 | 第44-46页 |
| 第三章 集成VDMOS 阵列设计与优化 | 第46-56页 |
| ·集成VDMOS 漏极引出电阻建模 | 第46-50页 |
| ·N 型埋层电阻Rnbl | 第46-48页 |
| ·N 型穿通引出电阻Rsk | 第48-50页 |
| ·集成VDMOS 阵列设计与优化 | 第50-53页 |
| ·离散电阻分析 | 第53-54页 |
| ·集成功率VDMOS 整体设计 | 第54-55页 |
| ·本章小结 | 第55-56页 |
| 第四章 第一次实验批结果分析及进一步优化 | 第56-78页 |
| ·第一实验批33 行元胞模块测试结果 | 第56-58页 |
| ·阈值电压Vth | 第56页 |
| ·源漏击穿电压BVds | 第56-57页 |
| ·栅源击穿电压BVgs | 第57页 |
| ·导通电阻 | 第57-58页 |
| ·第一实验批整体集成功率VDMOS 测试 | 第58-61页 |
| ·电路工作原理 | 第59-60页 |
| ·第一实验批整体功率VDMOS 测试结果 | 第60-61页 |
| ·第一实验批集成功率VDMOS 结果分析 | 第61-66页 |
| ·考虑金属走线电阻后的33 行元胞模块电阻网络分析 | 第62-64页 |
| ·考虑金属走线电阻后的整体功率管电阻网络分析 | 第64-66页 |
| ·对集成功率VDMOS 的进一步优化 | 第66-76页 |
| ·对边缘元胞与N 型穿通间距c 的优化 | 第67页 |
| ·增厚布线金属层 | 第67-68页 |
| ·N 型穿通电阻优化 | 第68-72页 |
| ·漏极槽引出 | 第72-75页 |
| ·其他优化方式 | 第75-76页 |
| ·第二实验批集成功率VDMOS 测试结果 | 第76-77页 |
| ·本章小结 | 第77-78页 |
| 第五章 总结 | 第78-79页 |
| 致谢 | 第79-80页 |
| 参考文献 | 第80-82页 |
| 附录 | 第82-84页 |
| 作者攻读硕士期间取得的研究成果 | 第84-85页 |