北斗导航接收机B1信号跟踪环路设计及其FPGA验证
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 缩略词表 | 第10-11页 |
| 第1章 绪论 | 第11-17页 |
| 1.1 研究背景与意义 | 第11页 |
| 1.2 卫星导航基带跟踪技术研究现状 | 第11-13页 |
| 1.2.1 载波跟踪技术 | 第12-13页 |
| 1.2.2 码跟踪技术 | 第13页 |
| 1.3 研究内容与设计指标 | 第13-14页 |
| 1.3.1 研究内容 | 第13-14页 |
| 1.3.2 设计指标 | 第14页 |
| 1.4 本文组织结构 | 第14-17页 |
| 第2章 系统理论基础 | 第17-25页 |
| 2.1 扩频通信的理论与技术 | 第17-19页 |
| 2.1.1 扩频通信的原理 | 第17页 |
| 2.1.2 直接扩频序列的应用模型 | 第17-19页 |
| 2.2 北斗B1信号结构 | 第19-22页 |
| 2.2.1 载波 | 第19页 |
| 2.2.2 伪随机码 | 第19-21页 |
| 2.2.3 导航电文 | 第21-22页 |
| 2.3 北斗导航接收机的原理 | 第22-24页 |
| 2.3.1 北斗卫星导航系统结构 | 第22-23页 |
| 2.3.2 导航接收机结构 | 第23页 |
| 2.3.3 高动态对接收机的影响 | 第23-24页 |
| 2.4 本章小结 | 第24-25页 |
| 第3章 跟踪环路中载波跟踪环设计与仿真 | 第25-45页 |
| 3.1 载波跟踪环结构设计 | 第25-31页 |
| 3.1.1 PLL模型及鉴相算法比较 | 第25-28页 |
| 3.1.2 FLL模型及鉴频算法比较 | 第28-31页 |
| 3.1.3 FLL辅助PLL | 第31页 |
| 3.2 数控振荡器设计 | 第31-32页 |
| 3.3 环路滤波器设计 | 第32-38页 |
| 3.3.1 环路阶数的选择 | 第33-35页 |
| 3.3.2 环路噪声带宽的选择 | 第35-38页 |
| 3.4 锁定检测器设计 | 第38-40页 |
| 3.5 载波跟踪环的仿真与分析 | 第40-43页 |
| 3.6 本章小结 | 第43-45页 |
| 第4章 跟踪环路中码跟踪环设计与仿真 | 第45-57页 |
| 4.1 伪随机码相位与伪距 | 第45-46页 |
| 4.2 延迟锁定环设计 | 第46-53页 |
| 4.2.1 基于延迟锁定环结构的码跟踪环设计 | 第46-48页 |
| 4.2.2 相干积分与非相干积分的比较 | 第48-49页 |
| 4.2.3 码跟踪环鉴相算法比较 | 第49-51页 |
| 4.2.4 码跟踪环的相关器间距设计 | 第51-53页 |
| 4.3 载波跟踪环对码跟踪环的辅助 | 第53页 |
| 4.4 码跟踪环的仿真与分析 | 第53-55页 |
| 4.5 本章小结 | 第55-57页 |
| 第5章 跟踪环路的总体仿真与FPGA实现 | 第57-75页 |
| 5.1 跟踪环路的Matlab仿真 | 第57-60页 |
| 5.2 FPGA实现时资源估算及器件选型 | 第60-61页 |
| 5.3 跟踪环路的FPGA实现 | 第61-70页 |
| 5.3.1 顶层设计与模块划分 | 第61-63页 |
| 5.3.2 信号处理联合模块 | 第63-65页 |
| 5.3.3 锁定指示模块 | 第65-68页 |
| 5.3.4 环路滤波器模块 | 第68-70页 |
| 5.3.5 本地码产生模块 | 第70页 |
| 5.4 跟踪环路FPGA实现整体验证结果及分析 | 第70-74页 |
| 5.5 本章小结 | 第74-75页 |
| 第6章 总结与展望 | 第75-77页 |
| 6.1 总结 | 第75页 |
| 6.2 展望 | 第75-77页 |
| 参考文献 | 第77-79页 |
| 攻读硕士学位期间发表的论文与参与申请的专利 | 第79-81页 |
| 发表的论文 | 第79页 |
| 参与申请的专利 | 第79-81页 |
| 致谢 | 第81页 |
