离散时间∑△调制器的设计
| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 缩略语对照表 | 第11-12页 |
| 第1章 绪论 | 第12-16页 |
| 1.1 课题背景及研究意义 | 第12页 |
| 1.2 国内外研究现状 | 第12-14页 |
| 1.3 研究内容与结构安排 | 第14-16页 |
| 第2章 ∑A调制器概述 | 第16-30页 |
| 2.1 ADC的基本原理和性能指标 | 第16-20页 |
| 2.1.1 采样定理与频率混叠 | 第16-17页 |
| 2.1.2 量化噪声 | 第17-18页 |
| 2.1.3 ADC的性能指标 | 第18-19页 |
| 2.1.4 常见ADC的结构 | 第19-20页 |
| 2.2 ∑A调制器的基本原理 | 第20-24页 |
| 2.2.1 过采样原理 | 第21-22页 |
| 2.2.2 噪声整形原理 | 第22-24页 |
| 2.3 ∑△调制器的结构 | 第24-29页 |
| 2.3.1 二阶∑△调制器 | 第24-25页 |
| 2.3.2 高阶∑△调制器 | 第25-26页 |
| 2.3.3 ∑A调制器的稳定性 | 第26页 |
| 2.3.4 高阶∑A调制器拓扑结构 | 第26-29页 |
| 2.4 本章小结 | 第29-30页 |
| 第3章 离散时间∑△调制器的系统级设计与仿真 | 第30-46页 |
| 3.1 调制器结构参数的选择 | 第30-32页 |
| 3.1.1 调制器量化位数的选取 | 第30页 |
| 3.1.2 调制器阶数与过采样率的选取 | 第30-31页 |
| 3.1.3 调制器拓扑结构的选取 | 第31-32页 |
| 3.2 调制器的系统参数的设计和行为级仿真 | 第32-34页 |
| 3.3 调制器非理想因素的建模与分析 | 第34-44页 |
| 3.3.1 采样时钟抖动的建模与分析 | 第35-36页 |
| 3.3.2 采样开关噪声的建模与分析 | 第36-38页 |
| 3.3.3 运放噪声的建模与分析 | 第38-40页 |
| 3.3.4 运放有限增益的建模与分析 | 第40-41页 |
| 3.3.5 运放有限带宽和压摆率的建模与分析 | 第41-43页 |
| 3.3.6 调制器所有非理想因素的综合建模与分析 | 第43-44页 |
| 3.4 本章小结 | 第44-46页 |
| 第4章 离散时间∑△调制器电路设计与前仿真 | 第46-60页 |
| 4.1 调制器系统电路结构 | 第46-47页 |
| 4.2 积分器电路设计 | 第47-53页 |
| 4.2.1 开关设计 | 第47-49页 |
| 4.2.2 电容设计 | 第49-50页 |
| 4.2.3 运算放大器电路设计 | 第50-52页 |
| 4.2.4 共模反馈电路设计 | 第52-53页 |
| 4.3 量化器电路设计 | 第53-54页 |
| 4.4 反馈DAC电路设计 | 第54-55页 |
| 4.5 前馈相加求和电路设计 | 第55页 |
| 4.6 两相非交叠时钟电路设计 | 第55-56页 |
| 4.7 调制器前仿真结果 | 第56-58页 |
| 4.8 本章小结 | 第58-60页 |
| 第5章 离散时间∑△调制器版图设计与后仿真 | 第60-68页 |
| 5.1 版图设计考虑 | 第60-62页 |
| 5.1.1 版图的布局 | 第60页 |
| 5.1.2 版图的匹配 | 第60-61页 |
| 5.1.3 版图的寄生参数 | 第61页 |
| 5.1.4 可靠性设计问题 | 第61-62页 |
| 5.2 调制器各模块电路和整体电路版图 | 第62-66页 |
| 5.3 调制器后仿真结果 | 第66-67页 |
| 5.4 本章小结 | 第67-68页 |
| 第6章 总结与展望 | 第68-70页 |
| 6.1 总结 | 第68页 |
| 6.2 展望 | 第68-70页 |
| 参考文献 | 第70-74页 |
| 致谢 | 第74-76页 |
| 硕士阶段发表论文 | 第76页 |
