VHDL到MSVL的转换系统
| 摘要 | 第4-6页 |
| ABSTRACT | 第6-7页 |
| 缩略语对照表 | 第10-13页 |
| 第一章 绪论 | 第13-17页 |
| 1.1 研究背景与意义 | 第13-14页 |
| 1.2 国内外研究现状 | 第14页 |
| 1.3 研究方法及章节安排 | 第14-17页 |
| 第二章 翻译系统的总体设计 | 第17-29页 |
| 2.1 翻译系统的原理 | 第17-18页 |
| 2.2 模块设计 | 第18-19页 |
| 2.3 词法分析器设计 | 第19-23页 |
| 2.3.1 词法分析器介绍 | 第19-20页 |
| 2.3.2 词法分析器的设计 | 第20-23页 |
| 2.4 语法分析器 | 第23-29页 |
| 2.4.1 语法分析器介绍 | 第23-24页 |
| 2.4.2 语法分析器的设计 | 第24-29页 |
| 第三章 翻译系统的实现 | 第29-65页 |
| 3.1 数据结构的设计 | 第29-36页 |
| 3.1.1 信息存储数据结构 | 第29-33页 |
| 3.1.2 一些枚举类型 | 第33-36页 |
| 3.2 全局变量 | 第36-37页 |
| 3.3 语法分析器的实现 | 第37-47页 |
| 3.3.1 规约处理 | 第37-43页 |
| 3.3.2 类型管理 | 第43-47页 |
| 3.4 翻译模块实现 | 第47-56页 |
| 3.4.1 翻译处理流程 | 第47-49页 |
| 3.4.2 VHDL模块翻译 | 第49-54页 |
| 3.4.3 信号赋值语句翻译 | 第54-56页 |
| 3.5 其他执行语句的翻译 | 第56-59页 |
| 3.6 辅助语句缓存 | 第59-61页 |
| 3.7 翻译的后期处理 | 第61-65页 |
| 第四章 应用实例 | 第65-71页 |
| 4.1 VHDL源程序 | 第65-67页 |
| 4.2 翻译程序运行 | 第67-69页 |
| 4.3 分析结果 | 第69-71页 |
| 第五章 总结与展望 | 第71-73页 |
| 5.1 总结 | 第71页 |
| 5.2 未来的展望 | 第71-73页 |
| 参考文献 | 第73-75页 |
| 致谢 | 第75-77页 |
| 作者简介 | 第77-78页 |
