| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 目录 | 第7-9页 |
| Contents | 第9-11页 |
| 第一章 绪论 | 第11-16页 |
| 1.1 研究背景及意义 | 第11-13页 |
| 1.2 国内外研究现状 | 第13-15页 |
| 1.3 论文主要研究内容 | 第15-16页 |
| 第二章 诱发电位仪整体方案设计 | 第16-28页 |
| 2.1 诱发电位信号概述 | 第16-19页 |
| 2.1.1 视觉诱发电位形成机理 | 第16-17页 |
| 2.1.2 听觉诱发电位形成机理 | 第17-18页 |
| 2.1.3 肌电/体感诱发电位形成机理 | 第18-19页 |
| 2.2 设计要求及系统方案设计 | 第19-27页 |
| 2.2.1 系统功能需求分析 | 第19-23页 |
| 2.2.2 诱发电位仪整体方案 | 第23-27页 |
| 2.3 小结 | 第27-28页 |
| 第三章 系统硬件设计及同步高速采集技术研究 | 第28-51页 |
| 3.1 主控制器模块设计 | 第28-37页 |
| 3.1.1 主控制器ARM设计 | 第28-31页 |
| 3.1.2 主控制器FPGA设计 | 第31-37页 |
| 3.2 刺激器模块设计 | 第37-42页 |
| 3.2.1 视觉刺激器模块设计 | 第37-39页 |
| 3.2.2 听觉刺激器模块设计 | 第39-41页 |
| 3.2.3 体感刺激器模块设计 | 第41-42页 |
| 3.3 上位机模块 | 第42-43页 |
| 3.4 信号放大调理模块 | 第43-46页 |
| 3.4.1 前置放大电路设计 | 第43页 |
| 3.4.2 后级放大电路设计 | 第43-44页 |
| 3.4.3 低通滤波电路设计 | 第44-46页 |
| 3.5 多通道同步高速采集技术 | 第46-49页 |
| 3.5.1 主控制器FPGA与A/D采集芯片的同步高速采集技术 | 第46-48页 |
| 3.5.2 主控制器FPGA与ARM之间高速数据传输 | 第48-49页 |
| 3.5.3 主控制器ARM与上位机之间高速串行数据通信 | 第49页 |
| 3.6 小结 | 第49-51页 |
| 第四章 诱发电位提取算法研究 | 第51-56页 |
| 4.1 传统叠加平均算法 | 第51-52页 |
| 4.2 基于反正切矫正IIR滤波的叠加平均算法 | 第52-54页 |
| 4.3 提取波形相位偏移解决方案 | 第54页 |
| 4.4 小结 | 第54-56页 |
| 第五章 测试结果与分析 | 第56-64页 |
| 5.1 系统硬件测试 | 第56-58页 |
| 5.1.1 主控制器FPGA时序仿真测试 | 第56-57页 |
| 5.1.2 小信号采集测试 | 第57页 |
| 5.1.3 听觉声音波形测试 | 第57-58页 |
| 5.2 视觉诱发电位测试 | 第58-60页 |
| 5.2.1 视觉诱发电位测试方法 | 第58-59页 |
| 5.2.2 测试结果与分析 | 第59-60页 |
| 5.3 听觉诱发电位测试 | 第60-62页 |
| 5.3.1 听觉诱发电位测试方法 | 第60-61页 |
| 5.3.2 测试结果与分析 | 第61-62页 |
| 5.4 小结 | 第62-64页 |
| 第六章 结论与展望 | 第64-66页 |
| 参考文献 | 第66-71页 |
| 攻读硕士学位期间发表论文 | 第71-73页 |
| 致谢 | 第73页 |
