BJT器件建模建库及IP电路设计
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-11页 |
| 第1章 绪论 | 第11-14页 |
| ·前言 | 第11-12页 |
| ·全文章节及内容安排 | 第12-14页 |
| 第2章 双极型晶体管机理研究 | 第14-34页 |
| ·双极型晶体管工作原理 | 第14-18页 |
| ·双极工艺BJT 晶体管 | 第14-15页 |
| ·异质结BJT 晶体管 | 第15页 |
| ·CMOS 工艺BJT 晶体管 | 第15-16页 |
| ·BiCMOS 工艺BJT 晶体管 | 第16-18页 |
| ·BJT 器件模型的发展历程 | 第18-20页 |
| ·EM 和SGP 模型分析 | 第20-24页 |
| ·EM 模型 | 第20-21页 |
| ·SGP 模型 | 第21-24页 |
| ·VBIC 模型 | 第24-33页 |
| ·引言 | 第24-25页 |
| ·VBIC 模型等效网络 | 第25-29页 |
| ·VBIC 模型的模型方程 | 第29-33页 |
| ·小结 | 第33-34页 |
| 第3章 BJT 器件模型参数提取 | 第34-50页 |
| ·引言 | 第34页 |
| ·器件测试 | 第34-35页 |
| ·VBIC 模型参数的提取 | 第35-46页 |
| ·电阻参数提取 | 第35-38页 |
| ·Early 效应参数提取 | 第38-39页 |
| ·电流参数提取 | 第39-42页 |
| ·电容参数提取 | 第42-44页 |
| ·温度相关参数提取 | 第44-45页 |
| ·模型参数优化 | 第45-46页 |
| ·仿真结果与测试结果对比 | 第46-49页 |
| ·BiCMOS 工艺BJT 器件的误差分析 | 第46-47页 |
| ·CMOS 工艺BJT 器件的误差分析 | 第47-48页 |
| ·RMS 分析 | 第48-49页 |
| ·小结 | 第49-50页 |
| 第4章套筒式全差分运算放大器IP 核设计 | 第50-64页 |
| ·套筒式运放电路设计 | 第50-55页 |
| ·套筒式运放的电路实现 | 第50-53页 |
| ·套筒式运放的仿真和分析 | 第53-55页 |
| ·套筒式运放的版图设计 | 第55-58页 |
| ·集成电路版图的匹配性 | 第55-57页 |
| ·套筒式运放的版图具体布局 | 第57-58页 |
| ·套筒式运放的版图验证 | 第58-59页 |
| ·套筒式运放的后仿真 | 第59-60页 |
| ·套筒式运放的测试分析 | 第60-63页 |
| ·运算放大器的测试原理 | 第60-61页 |
| ·套筒式运放的测试结果 | 第61-63页 |
| ·小结 | 第63-64页 |
| 第5章 高增益全差分运算放大器IP 核设计 | 第64-75页 |
| ·高增益运放电路设计 | 第64-70页 |
| ·增益增强技术的基本原理 | 第64页 |
| ·高增益运放的电路实现 | 第64-67页 |
| ·高增益运放的仿真和分析 | 第67-70页 |
| ·高增益运放的版图设计 | 第70-71页 |
| ·高增益运放的版图验证 | 第71-72页 |
| ·高增益运放的后仿真 | 第72页 |
| ·高增益运放的测试结果 | 第72-74页 |
| ·小结 | 第74-75页 |
| 第6章总结与展望 | 第75-78页 |
| ·总结 | 第75-76页 |
| ·展望 | 第76-78页 |
| 致谢 | 第78-79页 |
| 参考文献 | 第79-82页 |
| 附录 | 第82-83页 |
| 详细摘要 | 第83-86页 |
