| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第1章 绪论 | 第10-18页 |
| ·课题研究的目的、背景及意义 | 第10-11页 |
| ·信道编译码的国内外研究现状 | 第11-17页 |
| ·信道编码的起源 | 第11-12页 |
| ·信道编码的发展 | 第12-14页 |
| ·BCH码的国内外发展 | 第14-17页 |
| ·论文主要研究内容 | 第17-18页 |
| 第2章 Turbo乘积码编译码理论基础 | 第18-31页 |
| ·引言 | 第18页 |
| ·Turbo乘积码的编码方法 | 第18-24页 |
| ·乘积码的构造原理 | 第18-21页 |
| ·乘积码的纠错能力 | 第21-22页 |
| ·Turbo乘积码的常用子码 | 第22-24页 |
| ·Turbo乘积码的译码方法 | 第24-30页 |
| ·Turbo乘积码的硬判决译码 | 第24-26页 |
| ·Turbo乘积码的软判决译码 | 第26-30页 |
| ·本章小结 | 第30-31页 |
| 第3章 BCH码改进查找表译码算法及其FPGA实现 | 第31-45页 |
| ·引言 | 第31页 |
| ·BCH的译码方法 | 第31-34页 |
| ·BCH码迭代译码算法 | 第31-32页 |
| ·传统查找表译码算法 | 第32-34页 |
| ·BCH码的改进查找表译码算法 | 第34-39页 |
| ·改进查找表算法原理 | 第34-38页 |
| ·性能分析 | 第38-39页 |
| ·BCH码改进查找表译码算法的FPGA实现 | 第39-44页 |
| ·FPGA最小系统 | 第39-41页 |
| ·改进查找表算法的FPGA实现 | 第41-43页 |
| ·仿真结果及讨论 | 第43-44页 |
| ·本章小结 | 第44-45页 |
| 第4章 基于Chase算法的Turbo乘积码译码算法研究 | 第45-68页 |
| ·引言 | 第45页 |
| ·基于Chase算法的Turbo乘积码译码算法 | 第45-55页 |
| ·Chase算法的基本原理 | 第45-47页 |
| ·Chase算法的种类 | 第47-48页 |
| ·Chase-Ⅱ算法实现过程 | 第48-49页 |
| ·基于Chase算法的Turbo乘积码迭代译码算法 | 第49-55页 |
| ·算法的编程实现与性能分析 | 第55-62页 |
| ·仿真条件及仿真流程 | 第55-59页 |
| ·迭代次数对性能的影响 | 第59-60页 |
| ·不可靠位数p对性能的影响 | 第60-62页 |
| ·Chase算法与硬译码的性能比较 | 第62-65页 |
| ·Turbo乘积码的硬迭代译码性能 | 第62-64页 |
| ·软、硬判决译码方法的性能比较与分析 | 第64-65页 |
| ·译码速度的比较 | 第65-66页 |
| ·本章小结 | 第66-68页 |
| 结论 | 第68-70页 |
| 参考文献 | 第70-74页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第74-75页 |
| 致谢 | 第75页 |
