| 1 绪论 | 第1-15页 |
| ·电子系统设计方法的现状、所面临的问题及发展趋势 | 第8-10页 |
| ·传统硬件描述语言Verilog HDL和VHDL | 第10-11页 |
| ·SystemC | 第11-13页 |
| ·SystemC的发展过程 | 第11-12页 |
| ·SystemC的特征 | 第12-13页 |
| ·基于SystemC设计的研究现状 | 第13-14页 |
| ·本课题的研究目标和本论文的结构安排 | 第14-15页 |
| ·课题的研究目标和所展开的主要工作 | 第14页 |
| ·本文的内容安排 | 第14-15页 |
| 2 RS(15,9) 编码器 | 第15-20页 |
| ·RS码编码原理 | 第15-18页 |
| ·RS码及其性质 | 第15页 |
| ·RS(15，9) 编码器中重要参数说明 | 第15-17页 |
| ·RS码编码原理 | 第17-18页 |
| ·RS(15，9) 编码器的实现结构 | 第18-20页 |
| 3 基于SystemC的RS(15,9) 编码器的实现 | 第20-46页 |
| ·建模环境配置 | 第20-23页 |
| ·主电路各模块的SystemC实现 | 第23-38页 |
| ·有限域乘法器模块 | 第23-30页 |
| ·计数器模块 | 第30-32页 |
| ·选择器模块 | 第32-34页 |
| ·有限域加法器模块 | 第34-35页 |
| ·寄存器模块 | 第35-37页 |
| ·测试模块 | 第37-38页 |
| ·编译、仿真 | 第38-40页 |
| ·设计结果的正确性分析 | 第40-43页 |
| ·手工计算结果 | 第40-42页 |
| ·基于Verilog HDL设计的仿真结果 | 第42页 |
| ·结果比较 | 第42-43页 |
| ·在设计中SystemC编程的几点总结 | 第43-46页 |
| 4. RS(15，9) 编码器的SystemC综合与FPGA验证 | 第46-56页 |
| ·SystemC综合 | 第46-52页 |
| ·不可综合子集的总结和修改 | 第47-50页 |
| ·基于SystemC Compiler的综合 | 第50-52页 |
| ·FPGA验证 | 第52-56页 |
| 5. 结论 | 第56-57页 |
| 致谢 | 第57-58页 |
| 参考文献 | 第58-61页 |
| 发表论文： | 第61页 |
