数字卫星接收机解调器的设计与DSP实现
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-13页 |
| ·引言 | 第7-8页 |
| ·数字化接收机的典型结构 | 第8-9页 |
| ·载波同步方案选择 | 第9-10页 |
| ·码位同步方案选择 | 第10-11页 |
| ·本文工作 | 第11-13页 |
| 第二章 锁相环的工作原理和科斯塔环捕捉性能分析 | 第13-25页 |
| ·锁相环的结构和原理 | 第13-15页 |
| ·数字科斯塔环的MATLAB 仿真设计 | 第15-17页 |
| ·环路延时给数字科斯塔环的捕捉带宽带来的影响 | 第17-20页 |
| ·数字科斯塔环快捕带宽的大小 | 第20-21页 |
| ·延时条件下Ω_N的取值上限和Ζ的选取 | 第21-24页 |
| ·小结 | 第24-25页 |
| 第三章 白噪声条件下载波同步环的设计方案 | 第25-31页 |
| ·环路噪声带宽与科斯塔环的输出信噪比 | 第25-28页 |
| ·环路跳周对环路性能的影响 | 第28-29页 |
| ·载波同步环的设计方案 | 第29-31页 |
| 第四章 码位同步技术与环路设计 | 第31-41页 |
| ·环路结构 | 第31-32页 |
| ·内插算法分析 | 第32-37页 |
| ·采样率转换 | 第32-33页 |
| ·内插滤波公式的推导 | 第33-34页 |
| ·内插滤波器的原理 | 第34页 |
| ·内插滤波器的特性 | 第34-35页 |
| ·内插滤波器的设计 | 第35-37页 |
| ·定时误差检测算法 | 第37-38页 |
| ·环路滤波器（LPF） | 第38-39页 |
| ·数控振荡器（NCO） | 第39-40页 |
| ·小结 | 第40-41页 |
| 第五章 数字化解调器的硬件系统实现 | 第41-51页 |
| ·器件选用 | 第42-43页 |
| ·A/D 转换器的选择 | 第42页 |
| ·FPGA 的选择 | 第42-43页 |
| ·DSP 的选择 | 第43页 |
| ·载波同步环的FPGA 实现 | 第43-46页 |
| ·载波同步环硬件实现的构建方案 | 第43-45页 |
| ·NCO 在FPGA 中的实现 | 第45-46页 |
| ·码位同步环的硬件实现 | 第46-49页 |
| ·时钟系统 | 第46页 |
| ·码位同步环的FPGA 实现 | 第46-49页 |
| ·码位同步环的顶层原理图 | 第49页 |
| ·小结 | 第49-51页 |
| 第六章 总结与展望 | 第51-53页 |
| 致谢 | 第53-54页 |
| 参考文献 | 第54-56页 |
