PCI-to-PCI桥IP核设计与实现
| 摘要 | 第1-5页 |
| Abstract | 第5-7页 |
| 目录 | 第7-10页 |
| 图目录 | 第10-12页 |
| 表目录 | 第12-13页 |
| 第一章 绪论 | 第13-21页 |
| ·PCI体系架构及发展趋势 | 第13-14页 |
| ·PCI-to-PCI桥 | 第14-16页 |
| ·国内外研究现状 | 第16-18页 |
| ·开展本课题研究的意义 | 第18-20页 |
| ·课题背景 | 第18-19页 |
| ·本课题的研究意义 | 第19-20页 |
| ·本文组织结构 | 第20-21页 |
| 第二章 IP核整体结构设计 | 第21-39页 |
| ·PCI局部总线协议 | 第21-27页 |
| ·PCI设备的接口信号 | 第21-23页 |
| ·PCI设备的配置空间 | 第23-24页 |
| ·PCI总线命令 | 第24-25页 |
| ·PCI局部总线基本操作 | 第25-27页 |
| ·PCI-to-PCI桥功能 | 第27-36页 |
| ·配置空间寄存器 | 第27-31页 |
| ·配置空间读写 | 第31-33页 |
| ·I/O地址译码 | 第33-34页 |
| ·Memory地址译码 | 第34页 |
| ·缓冲区管理 | 第34-36页 |
| ·整体结构设计 | 第36-38页 |
| ·设计需求 | 第36-37页 |
| ·PCI-to-PCI桥整体结构 | 第37-38页 |
| ·本章小结 | 第38-39页 |
| 第三章 IP核详细设计 | 第39-53页 |
| ·从接口模块设计 | 第39-44页 |
| ·CFG_Target模块状态机设计 | 第40页 |
| ·IO_Target模块状态机设计 | 第40-41页 |
| ·TYPE1_Target模块状态机设计 | 第41-42页 |
| ·MEM_Target模块状态机设计 | 第42-44页 |
| ·主接口模块设计 | 第44-48页 |
| ·IO_Master模块状态机设计 | 第44-46页 |
| ·TYPE1_Master模块状态机设计 | 第46页 |
| ·MEM_Master模块状态机设计 | 第46-48页 |
| ·缓冲区设计 | 第48-49页 |
| ·仲裁器设计 | 第49-51页 |
| ·仲裁原理 | 第49-50页 |
| ·仲裁器实现 | 第50-51页 |
| ·奇偶校验模块设计 | 第51页 |
| ·双向端口处理 | 第51-52页 |
| ·本章小结 | 第52-53页 |
| 第四章 关键技术研究 | 第53-61页 |
| ·主从状态机协同设计 | 第53-55页 |
| ·memory主从状态机协同设计 | 第53-54页 |
| ·I/O模块主从状态机协同设计 | 第54-55页 |
| ·低功耗技术研究 | 第55-59页 |
| ·数字系统的基本功耗 | 第55-56页 |
| ·RTL级功耗优化 | 第56-59页 |
| ·本章小结 | 第59-61页 |
| 第五章 仿真与验证 | 第61-71页 |
| ·系统集成仿真 | 第61-64页 |
| ·验证平台搭建 | 第64-65页 |
| ·PCI-to-PCI桥验证 | 第65-69页 |
| ·功能验证 | 第65-69页 |
| ·性能验证 | 第69页 |
| ·设计应用 | 第69-70页 |
| ·本章小结 | 第70-71页 |
| 第六章 总结与展望 | 第71-73页 |
| ·工作总结 | 第71页 |
| ·展望 | 第71-73页 |
| 参考文献 | 第73-76页 |
| 致谢 | 第76-77页 |
| 作者简历 | 第77页 |
