| 摘要 | 第1-5页 |
| ABSTRACT | 第5-16页 |
| 第一章 引言 | 第16-21页 |
| ·USB OTG 协议及国外研究发展状况 | 第16-18页 |
| ·USB 国内研究发展状况 | 第18-19页 |
| ·课题设计目标 | 第19页 |
| ·本人工作任务 | 第19-20页 |
| ·本论文的安排 | 第20-21页 |
| 第二章 USB2.0-OTG IP 总述 | 第21-36页 |
| ·USB2.0 OTG 协议原理 | 第21-31页 |
| ·USB 的体系结构 | 第21-23页 |
| ·USB2.0 链路原理 | 第23-26页 |
| ·UTMI 协议简介 | 第26-30页 |
| ·OTG 1.0 协议简介 | 第30-31页 |
| ·U582.0-OTG IP 核系统结构 | 第31-36页 |
| ·USB2.0-OTG IP 核模块功能简介 | 第32-35页 |
| ·数据传输方式 | 第35-36页 |
| 第三章 USB2.0-OTG IP 核功能验证环境及验证平台设计 | 第36-52页 |
| ·验证工具 | 第36-37页 |
| ·基于VIP 的验证方法 | 第37-38页 |
| ·VMT 模型简介 | 第37页 |
| ·USB 端数据包级验证 | 第37-38页 |
| ·USB 端事务级验证 | 第38页 |
| ·验证环境架构框图 | 第38页 |
| ·验证环境中各个模块介绍 | 第38-44页 |
| ·U582.0-OTG IP | 第38-39页 |
| ·USB OTG Verification IP | 第39-42页 |
| ·ARM BFM | 第42-44页 |
| ·Testbench | 第44页 |
| ·验证环境的文件组织结构 | 第44-52页 |
| ·ARMTC 目录 | 第44-45页 |
| ·BFM 目录 | 第45页 |
| ·Filelist 目录 | 第45页 |
| ·Include 目录 | 第45页 |
| ·Lib 目录 | 第45-46页 |
| ·Log 目录 | 第46页 |
| ·Run 目录 | 第46页 |
| ·Testbench 目录 | 第46页 |
| ·Utility 目录 | 第46-47页 |
| ·Wave 目录 | 第47页 |
| ·Testcase 目录 | 第47-52页 |
| 第四章 U582.0-OTG IP 核功能验证测试用例设计 | 第52-75页 |
| ·测试效用包（UTILITY）的设计 | 第52-64页 |
| ·Reset | 第52-53页 |
| ·Wait100MS | 第53页 |
| ·SuspendDetectionFS | 第53页 |
| ·SuspendToResumeFS | 第53页 |
| ·ResetDetecFSAndHDHHS | 第53页 |
| ·ResetDetecFSAndHDHFS | 第53-54页 |
| ·SuspendToResetFS | 第54页 |
| ·SuspendToResetHS | 第54页 |
| ·SuspendDetectionHS | 第54页 |
| ·GetDescripter_max | 第54-55页 |
| ·SetAddress | 第55页 |
| ·GetDescripter_all | 第55页 |
| ·GetConfiguration | 第55-56页 |
| ·SetConfiguration | 第56页 |
| ·OutputData | 第56-57页 |
| ·InputData | 第57页 |
| ·GetDescriptor_max_Vip_as_Device | 第57-58页 |
| ·SetAddress_Vip_as_Device | 第58-59页 |
| ·GetDescriptor_all_Vip_as_Device | 第59-60页 |
| ·GetConfiguration_Vip_as_Device | 第60-61页 |
| ·SetConfiguration_Vip_as_Device | 第61-62页 |
| ·OutputData_Vip_as_Device | 第62-63页 |
| ·InputData_Vip_as_Device | 第63-64页 |
| ·验证全速主机模块的测试用例设计 | 第64-69页 |
| ·初始化配置全速主机的寄存器测试用例 | 第64-65页 |
| ·全速主机的状态转换测试用例 | 第65-66页 |
| ·全速主机的控制传输测试用例 | 第66-67页 |
| ·全速主机的批量传输测试用例 | 第67-68页 |
| ·全速主机的差错控制测试用例 | 第68-69页 |
| ·验证高速主机模块的测试用例设计 | 第69-75页 |
| ·初始化配置高速主机的寄存器测试用例 | 第69-70页 |
| ·高速主机的状态转换测试用例 | 第70-71页 |
| ·高速主机的控制传输测试用例 | 第71-73页 |
| ·高速主机的批量传输测试用例 | 第73页 |
| ·高速主机的差错控制测试用例 | 第73-75页 |
| 第五章 USB2.0-OTG IP 核功能验证测试结果分析 | 第75-107页 |
| ·USB2.0-OTG IP 核全速主机模块功能验证结果 | 第75-86页 |
| ·配置验证IP | 第75-76页 |
| ·初始化全速主机模块的寄存器 | 第76-77页 |
| ·高速主机模块检测设备连接并进行总线复位 | 第77-79页 |
| ·全速主机模块检测设备连接并进行总线复位 | 第79-80页 |
| ·全速主机模块发送帧开始SOF 包 | 第80-81页 |
| ·全速主机模块向设备分配地址控制传输的建立阶段 | 第81-83页 |
| ·全速主机模块向设备分配地址控制传输的状态阶段 | 第83-84页 |
| ·全速主机模块进行OUT 批量传输 | 第84-86页 |
| ·USB2.0-OTG IP 核高速主机模块功能验证结果 | 第86-98页 |
| ·配置验证IP | 第86-87页 |
| ·初始化高速主机模块的寄存器 | 第87-88页 |
| ·高速主机模块检测设备连接并进行高速检测握手 | 第88-91页 |
| ·高速主机模块发送帧开始SOF 包 | 第91页 |
| ·高速主机模块取设备描述符控制传输的建立阶段 | 第91-94页 |
| ·高速主机模块取设备描述符控制传输的数据阶段 | 第94-96页 |
| ·高速主机模块取设备描述符控制传输的状态阶段 | 第96-98页 |
| ·USB2.0-OTG IP 核的FPGA 测试 | 第98-107页 |
| ·FPGA 测试环境 | 第98-99页 |
| ·FPGA 硬件测试平台 | 第99-102页 |
| ·FPGA 测试结果 | 第102-107页 |
| 第六章 结论与展望 | 第107-108页 |
| ·结论 | 第107页 |
| ·展望 | 第107-108页 |
| 致谢 | 第108-109页 |
| 参考文献 | 第109-111页 |
| 个人简历、在学期间的研究成果及发表的学术论文 | 第111-112页 |
