高性能32位DSP的内核分析与设计
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-11页 |
| 1.1 课题研究背景及需求分析 | 第8-9页 |
| 1.2 DSP研究及发展现状 | 第9-10页 |
| 1.3 论文主要研究内容 | 第10-11页 |
| 第2章 X型DSP的体系结构 | 第11-23页 |
| 2.1 总线结构设计 | 第11-13页 |
| 2.2 X型DSP的整体组成 | 第13-15页 |
| 2.2.1 内核结构 | 第13页 |
| 2.2.2 片上外设资源 | 第13-14页 |
| 2.2.3 存储器映射设计 | 第14-15页 |
| 2.3 流水线结构设计 | 第15-17页 |
| 2.3.1 流水线级数划分 | 第15-16页 |
| 2.3.2 流水线的防冲突设计方法 | 第16-17页 |
| 2.4 指令系统分析及其设计 | 第17-22页 |
| 2.4.1 指令集结构 | 第17-19页 |
| 2.4.2 寻址方式设计及示例说明 | 第19-22页 |
| 2.5 本章小结 | 第22-23页 |
| 第3章 程序存储器寻址单元及内核关键模块的设计 | 第23-40页 |
| 3.1 程序寻址单元的整体设计 | 第23-26页 |
| 3.1.1 下条指令存储地址的选择逻辑设计 | 第24-25页 |
| 3.1.2 指令地址缓冲器的设计 | 第25-26页 |
| 3.2 指令寄存器IR的设计 | 第26-28页 |
| 3.2.1 指令的读取操作过程 | 第27页 |
| 3.2.2 指令分离的操作过程 | 第27-28页 |
| 3.3 算术逻辑单元ALU的设计 | 第28-34页 |
| 3.3.1 加法器的设计 | 第28-32页 |
| 3.3.2 桶形移位器的设计 | 第32-34页 |
| 3.4 乘法器的设计 | 第34-36页 |
| 3.5 门控时钟的设计 | 第36-39页 |
| 3.5.1 门控时钟的原理 | 第36-38页 |
| 3.5.2 门控时钟造成的一些问题考虑 | 第38-39页 |
| 3.6 本章小结 | 第39-40页 |
| 第4章 指令译码单元的设计 | 第40-44页 |
| 4.1 指令译码单元的工作原理 | 第40页 |
| 4.2 译码器设计概述 | 第40-41页 |
| 4.3 指令译码器的主要模块设计 | 第41-43页 |
| 4.3.1 指令预取控制单元 | 第41-42页 |
| 4.3.2 指令长度译码单元 | 第42页 |
| 4.3.3 操作码识别模块的设计 | 第42-43页 |
| 4.4 本章小结 | 第43-44页 |
| 第5章 功能验证与综合 | 第44-59页 |
| 5.1 验证方法概述 | 第44-46页 |
| 5.2 仿真验证环境搭建 | 第46页 |
| 5.3 指令寻址方式的功能验证 | 第46-48页 |
| 5.3.1 直接寻址方式中物理地址的产生验证 | 第46-47页 |
| 5.3.2 间接寻址方式中物理地址的产生验证 | 第47-48页 |
| 5.4 指令寄存器IR模块及指令译码单元的验证 | 第48-49页 |
| 5.5 算术逻辑单元ALU的功能性验证 | 第49-50页 |
| 5.6 逻辑综合 | 第50-53页 |
| 5.6.1 逻辑综合方案 | 第50-53页 |
| 5.7 芯片实物验证 | 第53-58页 |
| 5.7.1 实物测试结果 | 第55-58页 |
| 5.8 本章小结 | 第58-59页 |
| 第6章 总结与展望 | 第59-60页 |
| 参考文献 | 第60-62页 |
| 致谢 | 第62-63页 |
| 个人简历 | 第63-64页 |
| 攻读硕士学位期间已公开发表论文 | 第64页 |
