基于PCIe3.0的大容量高速数据存储的上位机软件设计
| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 1 绪论 | 第7-11页 |
| 1.1 研究背景和意义 | 第7-8页 |
| 1.2 国内外研究现状 | 第8-9页 |
| 1.3 本文主要工作和章节安排 | 第9-11页 |
| 2 相控阵雷达系统任务 | 第11-19页 |
| 2.1 引言 | 第11页 |
| 2.2 系统任务指标 | 第11-15页 |
| 2.2.1 相控阵雷达系统结构与任务 | 第11-13页 |
| 2.2.2 雷达系统发射信号 | 第13-15页 |
| 2.3 上位机软件任务指标 | 第15-16页 |
| 2.4 系统的工作流程 | 第16-17页 |
| 2.5 本章小结 | 第17-19页 |
| 3 PCIe3.0总线协议与DMA传输 | 第19-29页 |
| 3.1 引言 | 第19页 |
| 3.2 PCIe3.0总线协议 | 第19-25页 |
| 3.2.1 PCIe3.0分层体系结构 | 第19-20页 |
| 3.2.2 PCIe3.0事务类型 | 第20-24页 |
| 3.2.3 PCIe3.0配置空间 | 第24-25页 |
| 3.3 PCIe3.0的DMA传输 | 第25-28页 |
| 3.3.1 描述符 | 第26-27页 |
| 3.3.2 轮询模式 | 第27-28页 |
| 3.4 本章小结 | 第28-29页 |
| 4 上位机软件的实现方案 | 第29-53页 |
| 4.1 引言 | 第29页 |
| 4.2 软件的功能和结构设计 | 第29-33页 |
| 4.3 软件各功能模块的实现 | 第33-52页 |
| 4.3.1 驱动程序的实现 | 第35-39页 |
| 4.3.2 硬盘实时容量检测的实现 | 第39页 |
| 4.3.3 PCIe3.0数据通信的实现 | 第39-47页 |
| 4.3.4 大容量数据存储的实现 | 第47-49页 |
| 4.3.5 波形显示的实现 | 第49-52页 |
| 4.4 本章小结 | 第52-53页 |
| 5 系统调试结果与分析 | 第53-59页 |
| 5.1 引言 | 第53-55页 |
| 5.2 PCIe3.0数据通信的调试及分析 | 第55-57页 |
| 5.3 硬盘实时容量检测的调试与分析 | 第57页 |
| 5.4 波形显示与频谱分析的调试 | 第57-58页 |
| 5.5 本章小结 | 第58-59页 |
| 6 结束语 | 第59-61页 |
| 致谢 | 第61-62页 |
| 参考文献 | 第62-65页 |
| 附录 | 第65页 |
