| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-18页 |
| 1.1 研究背景和意义 | 第10-11页 |
| 1.2 14nm下物理设计的挑战 | 第11-17页 |
| 1.2.1 14nm给时序收敛带来的挑战 | 第11-15页 |
| 1.2.2 14nm给布局布线带来的挑战 | 第15-17页 |
| 1.3 论文结构 | 第17-18页 |
| 第二章 SOC交叉模块布线拥塞问题的研究及方案设计 | 第18-29页 |
| 2.1 交叉结构的基本结构 | 第18-19页 |
| 2.2 布局算法 | 第19-27页 |
| 2.2.1 模拟退火法 | 第20-22页 |
| 2.2.2 最小割布局法 | 第22-24页 |
| 2.2.3 力矢量布局法 | 第24-25页 |
| 2.2.4 结构式布局法 | 第25-27页 |
| 2.3 方案选择 | 第27页 |
| 2.4 本章小结 | 第27-29页 |
| 第三章 多点时钟树的研究及其门控时钟时序问题的解决 | 第29-38页 |
| 3.1 多点时钟树的研究 | 第29-32页 |
| 3.2 多点时钟树门控时钟的时序问题 | 第32-35页 |
| 3.3 多点时钟门控时钟时序问题的解决方案 | 第35-37页 |
| 3.4 本章小结 | 第37-38页 |
| 第四章 物理设计实现及实验结果分析 | 第38-61页 |
| 4.1 数据准备 | 第39-40页 |
| 4.2 布图规划(FloorPlan) | 第40-42页 |
| 4.3 布局(Placement) | 第42-48页 |
| 4.3.1 交叉结构的布线拥塞问题 | 第42-43页 |
| 4.3.2 使用结构式布局解决交叉结构的布线拥塞问题 | 第43-48页 |
| 4.4 时钟树综合(ClockTreeSynthetic) | 第48-54页 |
| 4.4.1 多点时钟树的综合 | 第48-51页 |
| 4.4.2 多点时钟树门控时钟时序问题的解决 | 第51-54页 |
| 4.5 布线(Routing) | 第54-55页 |
| 4.6 结果分析 | 第55-60页 |
| 4.6.1 结构式布局结果分析 | 第55-58页 |
| 4.6.2 门控时钟优化结果分析 | 第58-60页 |
| 4.7 本章小结 | 第60-61页 |
| 总结与展望 | 第61-63页 |
| 参考文献 | 第63-66页 |
| 攻读硕士学位期间取得的研究成果 | 第66-67页 |
| 致谢 | 第67-68页 |
| 附件 | 第68页 |
