| 摘要 | 第5-6页 |
| abstract | 第6页 |
| 第一章 绪论 | 第10-13页 |
| 1.1 课题背景 | 第10-11页 |
| 1.2 国内外发展现状 | 第11页 |
| 1.3 研究意义 | 第11-12页 |
| 1.4 主要工作和文章结构 | 第12-13页 |
| 第二章 CAN总线与AMBA总线介绍 | 第13-26页 |
| 2.1 CAN总线介绍 | 第13-24页 |
| 2.1.1 概述 | 第13-14页 |
| 2.1.2 CAN总线的特点 | 第14-17页 |
| 2.1.2.1 仲裁机制 | 第15-16页 |
| 2.1.2.2 发送器与接收器 | 第16页 |
| 2.1.2.3 报文滤波 | 第16页 |
| 2.1.2.4 报文有效 | 第16-17页 |
| 2.1.2.5 CAN总线的优点 | 第17页 |
| 2.1.3 CAN的帧结构 | 第17-22页 |
| 2.1.3.1 数据帧 | 第17-19页 |
| 2.1.3.2 远程帧 | 第19-20页 |
| 2.1.3.3 错误帧 | 第20页 |
| 2.1.3.4 过载帧 | 第20-21页 |
| 2.1.3.5 帧间空间 | 第21-22页 |
| 2.1.4 错误处理机制 | 第22-23页 |
| 2.1.4.1 位错误 | 第22页 |
| 2.1.4.2 填充错误 | 第22页 |
| 2.1.4.3 CRC错误 | 第22页 |
| 2.1.4.4 形式错误 | 第22页 |
| 2.1.4.5 应答错误 | 第22页 |
| 2.1.4.6 错误处理机制 | 第22-23页 |
| 2.1.5 位时序要求 | 第23-24页 |
| 2.1.5.1 标称位时间 | 第23页 |
| 2.1.5.2 时间段的长度 | 第23-24页 |
| 2.1.5.3 同步方式 | 第24页 |
| 2.1.5.4 同步规则 | 第24页 |
| 2.2 AMBA总线介绍 | 第24-25页 |
| 2.2.1 AHB总线 | 第24-25页 |
| 2.2.2 APB总线 | 第25页 |
| 2.3 本章小结 | 第25-26页 |
| 第三章 SOC系统及CAN控制器架构设计 | 第26-30页 |
| 3.1 SOC系统架构设计 | 第26页 |
| 3.2 CAN控制器架构设计 | 第26-28页 |
| 3.3 CAN控制器的特性 | 第28页 |
| 3.4 CAN控制器的操作模式 | 第28-29页 |
| 3.5 本章小结 | 第29-30页 |
| 第四章 CAN控制器模块设计 | 第30-59页 |
| 4.1 CAN控制器的顶层设计 | 第30-31页 |
| 4.2 BIU模块设计 | 第31-49页 |
| 4.2.1 模块配置寄存器(MCR) | 第33-36页 |
| 4.2.2 控制寄存器(CTRL) | 第36-37页 |
| 4.2.3 计时器(TIMER) | 第37-38页 |
| 4.2.4 接收滤波寄存器(RXGMASK) | 第38页 |
| 4.2.5 接收滤波寄存器14(RX14MASK) | 第38-39页 |
| 4.2.6 接收滤波寄存器15(RX15MASK) | 第39-40页 |
| 4.2.7 错误计数器(ECR) | 第40页 |
| 4.2.8 错误状态寄存器(ESR) | 第40-42页 |
| 4.2.9 中断屏蔽寄存器2(IMASK2) | 第42-43页 |
| 4.2.10 中断屏蔽寄存器1(IMASK1) | 第43-44页 |
| 4.2.11 中断标志寄存器2(IFLAG2) | 第44-45页 |
| 4.2.12 中断标志寄存器1(IFLAG1) | 第45页 |
| 4.2.13 私有接收滤波寄存器0-63(RXIMR0-63) | 第45-46页 |
| 4.2.14 报文缓冲块0-63(MB0-63) | 第46-47页 |
| 4.2.15 接收FIFO结构 | 第47-49页 |
| 4.3 CPI模块设计 | 第49-55页 |
| 4.3.1 位时序设计 | 第49-51页 |
| 4.3.2 CAN控制器总设计 | 第51-52页 |
| 4.3.3 发送模块设计 | 第52-53页 |
| 4.3.4 接收模块设计 | 第53-54页 |
| 4.3.5 错误处理模块设计 | 第54页 |
| 4.3.6 过载帧模块设计 | 第54-55页 |
| 4.4 MBM模块设计 | 第55-58页 |
| 4.4.1 仲裁模块设计 | 第56-57页 |
| 4.4.2 报文滤波模块设计 | 第57-58页 |
| 4.5 本章小结 | 第58-59页 |
| 第五章 CAN控制器仿真与验证 | 第59-69页 |
| 5.1 软硬件协同验证 | 第59-60页 |
| 5.2 仿真验证准备工作 | 第60-61页 |
| 5.3 仿真测试波形与分析 | 第61-65页 |
| 5.3.1 使用接收FIFO发送标准帧 | 第61-62页 |
| 5.3.2 使用接收FIFO发送扩展帧 | 第62-63页 |
| 5.3.3 使用MB接收发送标准帧 | 第63-64页 |
| 5.3.4 使用MB接收发送扩展帧 | 第64页 |
| 5.3.5 中断测试 | 第64-65页 |
| 5.3.6 时钟分频测试 | 第65页 |
| 5.4 子模块仿真波形 | 第65-68页 |
| 5.4.1 APB总线仿真测试 | 第65-66页 |
| 5.4.2 位时序仿真测试 | 第66页 |
| 5.4.3 发送模块仿真测试 | 第66-67页 |
| 5.4.4 接收模块仿真测试 | 第67页 |
| 5.4.5 错误处理模块仿真测试 | 第67-68页 |
| 5.5 本章小结 | 第68-69页 |
| 第六章 总结与展望 | 第69-70页 |
| 6.1 工作总结 | 第69页 |
| 6.2 不足与展望 | 第69-70页 |
| 致谢 | 第70-71页 |
| 参考文献 | 第71-73页 |
| 攻读硕士学位期间取得的成果 | 第73页 |
