形变测量中图像相关匹配算法的FPGA实现技术研究
| 摘要 | 第4-5页 |
| abstract | 第5-6页 |
| 1 绪论 | 第9-14页 |
| 1.1 研究背景与意义 | 第9-10页 |
| 1.2 国内外研究现状 | 第10-12页 |
| 1.2.1 国外研究现状 | 第10-11页 |
| 1.2.2 国内研究现状 | 第11-12页 |
| 1.3 本文主要工作 | 第12-13页 |
| 1.4 论文结构安排 | 第13-14页 |
| 2 高速信号流水并行处理设计 | 第14-29页 |
| 2.1 流水线架构 | 第14-20页 |
| 2.1.1 流水线架构的概念 | 第14-15页 |
| 2.1.2 流水线架构的性能分析 | 第15-17页 |
| 2.1.3 流水线架构的FPGA实现 | 第17-20页 |
| 2.2 高速信号并行处理架构 | 第20-28页 |
| 2.2.1 并行架构的概念 | 第20-22页 |
| 2.2.2 并行架构的性能分析 | 第22-23页 |
| 2.2.3 并行架构的基本方法 | 第23-24页 |
| 2.2.4 并行架构的FPGA实现 | 第24-28页 |
| 2.3 本章小结 | 第28-29页 |
| 3 图像匹配算法研究 | 第29-46页 |
| 3.1 数字图像匹配原理 | 第30-33页 |
| 3.2 整像素搜索算法性能分析 | 第33-36页 |
| 3.2.1 逐点搜索法 | 第33-34页 |
| 3.2.2 隔点搜索法 | 第34页 |
| 3.2.3 三步搜索法 | 第34-35页 |
| 3.2.4 三种整像素搜索方法的比较 | 第35-36页 |
| 3.3 图像匹配性能分析与函数选择 | 第36-41页 |
| 3.3.1 系数函数的选择 | 第36-37页 |
| 3.3.2 不同系数函数表达式 | 第37-38页 |
| 3.3.3 各系统函数的性能分析对比 | 第38-41页 |
| 3.4 图像匹配算法的设计思路及并行实现架构设计 | 第41-45页 |
| 3.5 本章小结 | 第45-46页 |
| 4 图像匹配算法的硬件实现 | 第46-65页 |
| 4.1 系统硬件构建 | 第46-48页 |
| 4.2 CameraLink接口 | 第48-50页 |
| 4.3 DVI图像显示 | 第50-55页 |
| 4.4 FPGA设计 | 第55-57页 |
| 4.4.1 Xilinxxc6vx240t芯片 | 第55-56页 |
| 4.4.2 基于ISE的FPGA设计流程 | 第56-57页 |
| 4.5 图像匹配算法的FPGA实现 | 第57-64页 |
| 4.5.1 图像数据的缓存 | 第57-61页 |
| 4.5.2 图像匹配算法的FPGA并行实现 | 第61-62页 |
| 4.5.3 图像缩放的FPGA实现 | 第62-64页 |
| 4.6 本章小结 | 第64-65页 |
| 5 测试与分析 | 第65-72页 |
| 6 总结与展望 | 第72-74页 |
| 6.1 论文工作总结 | 第72页 |
| 6.2 论文主要创新点 | 第72-73页 |
| 6.3 研究展望 | 第73-74页 |
| 致谢 | 第74-75页 |
| 参考文献 | 第75-80页 |
| 攻读硕士学位期间发表的学术论文及研究成果 | 第80页 |
