| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 第一章 绪论 | 第9-16页 |
| 1.1 本课题研究背景 | 第9-14页 |
| 1.1.1 工业相机背景简介 | 第9-10页 |
| 1.1.2 高速工业相机国内外发展现状 | 第10-13页 |
| 1.1.3 高速工业相机的发展趋势 | 第13-14页 |
| 1.2 本课题工作意义和主要研究内容 | 第14-15页 |
| 1.3 本章小结 | 第15-16页 |
| 第二章 高速相机系统总体方案设计 | 第16-28页 |
| 2.1 高速相机总体架构设计 | 第16-20页 |
| 2.1.1 FPGA性能分析 | 第17-18页 |
| 2.1.2 DSP芯片性能分析 | 第18-19页 |
| 2.1.3 CMOS与其他主要芯片 | 第19-20页 |
| 2.2 高速相机系统硬件电路设计 | 第20-27页 |
| 2.2.1 FPGA配置电路设计 | 第20-21页 |
| 2.2.2 高速DDR2 SDRAM接口设计 | 第21-23页 |
| 2.2.3 DSP外部存储器接口设计 | 第23-24页 |
| 2.2.4 DSP高速以太网接口设计 | 第24-25页 |
| 2.2.5 高速相机系统电源管理方案 | 第25-27页 |
| 2.3 本章小结 | 第27-28页 |
| 第三章 高速电路PCB布局布线设计 | 第28-37页 |
| 3.1 PCB高速信号线的阻抗匹配 | 第29-30页 |
| 3.2 FPGA与DDR2布局布线设计 | 第30-32页 |
| 3.3 DSP与DDR2布局布线设计 | 第32-35页 |
| 3.4 高速PCB六层板分层设计 | 第35-36页 |
| 3.5 本章小结 | 第36-37页 |
| 第四章 高速相机系统基于FPGA逻辑设计 | 第37-56页 |
| 4.1 FPGA控制CMOS程序设计 | 第38-41页 |
| 4.1.1 CMOS图像传感器配置 | 第38-39页 |
| 4.1.2 CMOS图像数据采集 | 第39-41页 |
| 4.2 DDR2 SDRAM控制程序设计 | 第41-47页 |
| 4.2.1 DDR2 SDRAM Controller程序设计 | 第42-46页 |
| 4.2.2 DDR2 SDRAM乒乓读写 | 第46-47页 |
| 4.3 FPGA中领域算法的实现 | 第47-53页 |
| 4.3.1 中值滤波模块整体设计 | 第48-49页 |
| 4.3.2 中值滤波算法主要模块设计 | 第49-53页 |
| 4.4 中值滤波算法效果验证 | 第53-54页 |
| 4.5 本章小结 | 第54-56页 |
| 第五章 基于DSP图像压缩程序设计 | 第56-71页 |
| 5.1 DSP中JPEG图像压缩算法实现 | 第58-64页 |
| 5.1.1 图像 8 ?8 分块 | 第59页 |
| 5.1.2 基于AAN算法的DCT实现 | 第59-61页 |
| 5.1.3 Huffman编码的实现 | 第61-64页 |
| 5.2 DSP以太网接口程序设计 | 第64-68页 |
| 5.2.1 基于NDK的DSP网络编程 | 第64-66页 |
| 5.2.2 DSP与上位机通信程序设计 | 第66-68页 |
| 5.3 实验结果与分析 | 第68-70页 |
| 5.4 本章小结 | 第70-71页 |
| 第六章 图像实时采集系统测量误差校正 | 第71-79页 |
| 6.1 图像采集系统坐标系的建立 | 第72-75页 |
| 6.1.1 单目相机标定模型 | 第72-73页 |
| 6.1.2 各坐标系之间的转换关系 | 第73-75页 |
| 6.2 CMOS图像传感器标定实验 | 第75-76页 |
| 6.3 系统测量误差分析实验 | 第76-78页 |
| 6.4 本章小结 | 第78-79页 |
| 第七章 总结与展望 | 第79-81页 |
| 参考文献 | 第81-85页 |
| 发表论文和参加科研情况说明 | 第85-86页 |
| 致谢 | 第86-87页 |