基于VHDL语言的多功能出租车计价器设计
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第一章 绪论 | 第11-15页 |
| 1.1 课题背景 | 第11-12页 |
| 1.2 计价器在国内外的研究现状和发展 | 第12-13页 |
| 1.3 解决方案 | 第13-14页 |
| 1.4 本文的主要工作和总体框架 | 第14-15页 |
| 第二章 FPGA和VHDL概述 | 第15-27页 |
| 2.1 FPGA现状和发展状况 | 第15-17页 |
| 2.1.1 FPGA现状 | 第15-16页 |
| 2.1.2 FPGA的发展状况 | 第16-17页 |
| 2.2 FPGA结构和原理 | 第17-20页 |
| 2.2.1 FPGA基本结构 | 第17-19页 |
| 2.2.2 FPGA原理介绍 | 第19-20页 |
| 2.3 EP1C3芯片的介绍 | 第20-21页 |
| 2.4 硬件描述语言VHDL的介绍 | 第21-24页 |
| 2.4.1 VHDL概念 | 第21-22页 |
| 2.4.2 VHDL语言的设计方法 | 第22-23页 |
| 2.4.3 VHDL语言设计特点 | 第23-24页 |
| 2.5 EDA技术的概述 | 第24-27页 |
| 第三章 出租车计价系统的设计说明 | 第27-50页 |
| 3.1 出租车计价的规则 | 第27页 |
| 3.2 总体框架设计 | 第27-29页 |
| 3.3 FPGA的程序设计 | 第29-50页 |
| 3.3.1 车型调整模块 | 第29-30页 |
| 3.3.2 车速比较模块 | 第30页 |
| 3.3.3 计时模块 | 第30-31页 |
| 3.3.4 计程模块 | 第31-32页 |
| 3.3.5 计程计时选通模块 | 第32页 |
| 3.3.6 计程计时输出模块 | 第32-33页 |
| 3.3.7 计价标准设定的系统设计 | 第33-34页 |
| 3.3.8 密码设定模块 | 第34-35页 |
| 3.3.9 设置选择模块 | 第35页 |
| 3.3.10 设置按键选通模块 | 第35-36页 |
| 3.3.11 白天起步费设定模块 | 第36-37页 |
| 3.3.12 白天每千米费用设定模块 | 第37页 |
| 3.3.13 白天过10千米后加收费用设定模块 | 第37-38页 |
| 3.3.14 深夜起步费设定模块 | 第38页 |
| 3.3.15 深夜每千米费用设定模块 | 第38-39页 |
| 3.3.16 深夜过10千米后加收费设定模块 | 第39页 |
| 3.3.17 计时时间设定模块 | 第39-40页 |
| 3.3.18 白天和深夜辨别模块 | 第40页 |
| 3.3.19 初始化模块 | 第40-41页 |
| 3.3.20 自动计费模块 | 第41页 |
| 3.3.21 空调费模块 | 第41-42页 |
| 3.3.22 燃油附加费模块 | 第42页 |
| 3.3.23 总额统计模块 | 第42-43页 |
| 3.3.24 二进制转换BCD码模块 | 第43页 |
| 3.3.25 动态扫描模块 | 第43-44页 |
| 3.3.26 译码模块 | 第44页 |
| 3.3.27 时钟模块 | 第44-46页 |
| 3.3.28 顶层原理图 | 第46-50页 |
| 第四章 系统仿真与实现 | 第50-66页 |
| 4.1 QuartusⅡ软件介绍 | 第50-51页 |
| 4.2 各模块经过仿真器之后得到的结果 | 第51-64页 |
| 4.2.1 车型调整模块仿真结果 | 第51-52页 |
| 4.2.2 车速比较模块的仿真结果 | 第52页 |
| 4.2.3 计时模块仿真结果 | 第52-53页 |
| 4.2.4 计程模块仿真结果 | 第53页 |
| 4.2.5 计程计时选通模块仿真结果 | 第53页 |
| 4.2.6 计程计时显示输出模块仿真结果 | 第53-54页 |
| 4.2.7 计费标准设定系统仿真结果 | 第54-55页 |
| 4.2.8 密码设定模块仿真结果 | 第55页 |
| 4.2.9 设置模块仿真结果 | 第55页 |
| 4.2.10 设置按键选通模块仿真结果 | 第55-56页 |
| 4.2.11 出租车计价情况仿真结果 | 第56-58页 |
| 4.2.12 计时时间设定模块仿真结果 | 第58-59页 |
| 4.2.13 白天和深夜辨别模块仿真结果 | 第59页 |
| 4.2.14 自动计费模块仿真结果 | 第59页 |
| 4.2.15 空调费模块仿真结果 | 第59-60页 |
| 4.2.16 燃油附加费模块仿真结果 | 第60页 |
| 4.2.17 总额计算模块仿真结果 | 第60页 |
| 4.2.18 二进制转换BCD码模块仿真结果 | 第60-61页 |
| 4.2.19 动态扫描模块仿真结果 | 第61页 |
| 4.2.20 译码模块仿真结果 | 第61页 |
| 4.2.21 时钟模块仿真结果 | 第61-63页 |
| 4.2.22 总体电路仿真结果 | 第63-64页 |
| 4.3 本次设计的总结 | 第64-66页 |
| 第五章 总结与展望 | 第66-68页 |
| 5.1 总结 | 第66页 |
| 5.2 展望 | 第66-68页 |
| 致谢 | 第68-70页 |
| 参考文献 | 第70-74页 |
| 附录A | 第74-76页 |
| 附录B | 第76-96页 |
