| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-17页 |
| 第一章 绪论 | 第17-21页 |
| 1.1 研究背景与意义 | 第17页 |
| 1.2 国内外研究现状 | 第17-18页 |
| 1.3 本文内容及结构简介 | 第18-21页 |
| 第二章 理论基础 | 第21-35页 |
| 2.1 IEEE754标准与POWER浮点标准 | 第21-25页 |
| 2.1.1 IEEE754标准 | 第21-23页 |
| 2.1.2 POWER的浮点标准 | 第23-25页 |
| 2.2 微架构 | 第25-28页 |
| 2.2.1 数据寄存器 | 第26-27页 |
| 2.2.2 状态控制寄存器 | 第27-28页 |
| 2.3 验证技术 | 第28-33页 |
| 2.3.1 验证技术现状 | 第28-31页 |
| 2.3.2 UVM验证方法学 | 第31-32页 |
| 2.3.3 形式验证 | 第32-33页 |
| 2.4 验证目标与验证方案 | 第33-34页 |
| 2.5 本章小结 | 第34-35页 |
| 第三章 指令研究与测试点分解 | 第35-57页 |
| 3.1 基本测试点分解 | 第35-37页 |
| 3.2 精度转换指令及其测试点 | 第37-46页 |
| 3.2.1 DP转SP64以及DP转SP32指令功能及其测试点 | 第37-45页 |
| 3.2.2 SP64转DP指令功能及其测试点 | 第45页 |
| 3.2.3 SP32转SP64功能及其测试点 | 第45-46页 |
| 3.3 浮点转定点整型指令及其测试点 | 第46-50页 |
| 3.3.1 DP型指令 | 第47-50页 |
| 3.3.2 特殊指令 | 第50页 |
| 3.4 定点整型转浮点指令及其测试点 | 第50-52页 |
| 3.4.1 转成SP64和SP32的指令的测试点 | 第51-52页 |
| 3.4.2 转成DP的指令的测试点 | 第52页 |
| 3.5 浮点舍入成浮点整型指令及其测试点 | 第52-55页 |
| 3.5.1 DP型Normal数据 | 第54-55页 |
| 3.5.2 SP型Normal数据 | 第55页 |
| 3.6 本章小结 | 第55-57页 |
| 第四章 仿真验证平台与验证过程 | 第57-85页 |
| 4.1 仿真验证平台架构 | 第57-59页 |
| 4.1.1 总体结构 | 第57-58页 |
| 4.1.2 平台运行过程 | 第58-59页 |
| 4.2 模块详细结构以及功能 | 第59-71页 |
| 4.2.1 iop_uvc与指令译码产生 | 第59-60页 |
| 4.2.2 Src_operand_uvc与源操作数激励产生 | 第60-65页 |
| 4.2.3 Des_operand_uvc | 第65页 |
| 4.2.4 Reg_uvc与控制位激励产生 | 第65-66页 |
| 4.2.5 Module_uvc | 第66-69页 |
| 4.2.6 Virtual_sequence与Virtual_sequencer | 第69-70页 |
| 4.2.7 四种基本的测试模式 | 第70-71页 |
| 4.3 验证过程 | 第71-75页 |
| 4.3.1 整体流程 | 第71-72页 |
| 4.3.2 调试过程 | 第72页 |
| 4.3.3 仿真过程 | 第72-75页 |
| 4.4 回归测试及覆盖率结果 | 第75-80页 |
| 4.4.1 回归测试过程 | 第75-79页 |
| 4.4.2 覆盖率结果 | 第79-80页 |
| 4.5 覆盖率结果分析 | 第80-81页 |
| 4.6 验证效果校验 | 第81-84页 |
| 4.6.1 部分指令的形式化验证 | 第81-83页 |
| 4.6.2 形式化验证优缺点分析 | 第83-84页 |
| 4.7 本章小结 | 第84-85页 |
| 第五章 总结与展望 | 第85-87页 |
| 5.1 全文总结 | 第85-86页 |
| 5.2 思考与展望 | 第86-87页 |
| 参考文献 | 第87-89页 |
| 致谢 | 第89-91页 |
| 作者简介 | 第91-92页 |
