摘要 | 第5-6页 |
ABSTRACT | 第6-7页 |
符号对照表 | 第11-12页 |
缩略语对照表 | 第12-16页 |
第一章 绪论 | 第16-28页 |
1.1 研究背景 | 第16-20页 |
1.1.1 传统体系结构中的存储系统 | 第16-17页 |
1.1.2 内存与处理器之间容量和性能差距 | 第17-18页 |
1.1.3 传统内存面临的功耗挑战 | 第18-20页 |
1.1.4 VRT/数据相关引起的可靠性挑战 | 第20页 |
1.2 混合主存的研究现状 | 第20-25页 |
1.2.1 新型存储技术的介绍 | 第20-22页 |
1.2.2 混合主存的发展现状 | 第22-25页 |
1.3 本文的研究动机及研究内容 | 第25-26页 |
1.4 本文章节安排 | 第26-28页 |
第二章 混合主存仿真平台的建立及验证 | 第28-42页 |
2.1 主流仿真平台分析 | 第28-30页 |
2.1.1 常用体系结构模拟器分析 | 第28-29页 |
2.1.2 国内外混合内存研究使用的仿真平台分析 | 第29-30页 |
2.2 Gem5及DRAMSim2模拟器 | 第30-32页 |
2.2.1 Gem5模拟器 | 第30-31页 |
2.2.2 DRAMSim2模拟器 | 第31-32页 |
2.3 仿真平台的建立 | 第32-35页 |
2.3.1 仿真平台的设计 | 第32-33页 |
2.3.2 实验环境 | 第33-34页 |
2.3.3 支持的指令集架构及测试程序集 | 第34-35页 |
2.4 仿真平台的验证 | 第35-40页 |
2.4.1 仿真参数配置 | 第35-37页 |
2.4.2 仿真验证 | 第37-40页 |
2.5 本章小结 | 第40-42页 |
第三章 Refresh-Released混合主存设计 | 第42-56页 |
3.1 目前已有的降低DRAM刷新功耗的方案及分析 | 第42-45页 |
3.1.1 已有的减少刷新操作方案的对比分析 | 第42-44页 |
3.1.2 已有的刷新取消方案及问题分析 | 第44-45页 |
3.2 本章提出的基于Refresh-Released的混合主存结构 | 第45-51页 |
3.2.1 结构框图 | 第45-46页 |
3.2.2 方案细节 | 第46-50页 |
3.2.3 操作方法 | 第50-51页 |
3.3 RRHM结构效果评估 | 第51-55页 |
3.3.1 参数配置 | 第51页 |
3.3.2 仿真分析 | 第51-53页 |
3.3.3 开销分析 | 第53页 |
3.3.4 与已有技术对比 | 第53-55页 |
3.4 本章小结 | 第55-56页 |
第四章 Power Mode Switch混合主存设计 | 第56-70页 |
4.1 目前已有的Power Mode切换的方案 | 第56-59页 |
4.2 本章提出的基于Power Mode Switch的混合主存结构 | 第59-65页 |
4.2.1 结构框图 | 第59-60页 |
4.2.2 方案细节 | 第60-62页 |
4.2.3 操作方法 | 第62-64页 |
4.2.4 仿真评估 | 第64-65页 |
4.3 PMS混合内存结构中的优化方法 | 第65-68页 |
4.3.1 PMS结构中优化PCM寿命的方法 | 第66页 |
4.3.2 PMS结构中提高PCM性能的方法 | 第66-68页 |
4.4 PMS结构与已有技术的对比 | 第68-69页 |
4.5 本章小结 | 第69-70页 |
第五章 Weak/Error Row Remap混合主存设计 | 第70-82页 |
5.1 多速率刷新方案中的问题 | 第70-71页 |
5.1.1 Weak Row及多速率刷新方案 | 第70-71页 |
5.1.2 VRT/数据相关带来的Error Row问题 | 第71页 |
5.2 已有的应对多速率刷新方案中Error Row的方案 | 第71-73页 |
5.3 本章提出的基于Weak/Error Row Remap的混合主存结构 | 第73-80页 |
5.3.1 结构框图 | 第73-74页 |
5.3.2 方案细节 | 第74-76页 |
5.3.3 操作方法 | 第76-78页 |
5.3.4 效果评估 | 第78-80页 |
5.4 与已有技术对比 | 第80-81页 |
5.5 本章小结 | 第81-82页 |
第六章 总结与展望 | 第82-84页 |
6.1 总结 | 第82-83页 |
6.2 展望 | 第83-84页 |
参考文献 | 第84-88页 |
致谢 | 第88-90页 |
作者简介 | 第90-91页 |