| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-17页 |
| 第一章 绪论 | 第17-19页 |
| 1.1 研究背景 | 第17页 |
| 1.2 国内外同轴接入技术现状 | 第17-18页 |
| 1.3 本文的主要工作和安排 | 第18-19页 |
| 第二章 HINOC 2.0 系统介绍 | 第19-35页 |
| 2.1 HINOC 2.0 技术发展概述及现状 | 第19页 |
| 2.2 HINOC2.0 SoC系统简介 | 第19-25页 |
| 2.2.1 SoC系统整体结构 | 第19-20页 |
| 2.2.2 HINOC功能划分 | 第20-21页 |
| 2.2.3 HINOC协议帧类型 | 第21-24页 |
| 2.2.4 HINOC系统网络结构 | 第24-25页 |
| 2.3 HIMAC处理器结构及功能 | 第25-26页 |
| 2.4 HIMAC模块的主要接口 | 第26-31页 |
| 2.4.1 HIMAC与HIPHY之间接口 | 第26-29页 |
| 2.4.2 HIMAC与CPU总线接口 | 第29-31页 |
| 2.5 HIMAC系统功能优化 | 第31-35页 |
| 2.5.1 流分类功能优化 | 第31-32页 |
| 2.5.2 QOS优先级优化 | 第32页 |
| 2.5.3 CRC检测、重校验功能 | 第32-35页 |
| 第三章 HINOC 2.0 SoC系统仿真验证 | 第35-47页 |
| 3.1 需求分析 | 第35页 |
| 3.2 仿真平台介绍 | 第35-36页 |
| 3.3 仿真系统处理流程 | 第36-37页 |
| 3.4 HIMAC各功能仿真及结果分析 | 第37-45页 |
| 3.4.1 寄存器RAM读写仿真验证 | 第37-38页 |
| 3.4.2 组帧拆帧功能仿真验证 | 第38-39页 |
| 3.4.3 流分类功能仿真验证 | 第39-42页 |
| 3.4.4 插入数据功能仿真验证 | 第42页 |
| 3.4.5 捕获功能仿真验证 | 第42-43页 |
| 3.4.6 转发表及单播功能仿真验证 | 第43-44页 |
| 3.4.7 组播功能仿真验证 | 第44-45页 |
| 3.4.8 流控功能仿真验证 | 第45页 |
| 3.5 仿真中应注意的问题 | 第45-47页 |
| 3.5.1 RAM替换过程中遇到的问题 | 第45页 |
| 3.5.2 后仿时出现不定态的原因及解决办法 | 第45-46页 |
| 3.5.3 加快后仿真的方法 | 第46-47页 |
| 第四章 HINOC 2.0 SoC系统FPGA验证 | 第47-79页 |
| 4.1 HINOC硬件验证平台介绍 | 第47-48页 |
| 4.2 SoC系统工作流程 | 第48-51页 |
| 4.2.1 HINOC系统启动过程 | 第48-49页 |
| 4.2.2 HIMAC主要工作流程 | 第49-51页 |
| 4.3 FPGA调试方法 | 第51-57页 |
| 4.3.1 借助CPU读写寄存器、RAM调试 | 第51-55页 |
| 4.3.2 signaltap逻辑分析仪的使用 | 第55页 |
| 4.3.3 调试方法总结 | 第55-57页 |
| 4.4 时序问题分析 | 第57-73页 |
| 4.4.1 GMII接口 | 第57-58页 |
| 4.4.2 GMII时序问题描述 | 第58-59页 |
| 4.4.3 时序约束基础 | 第59-64页 |
| 4.4.4 SoC系统的时序接口及约束 | 第64-68页 |
| 4.4.5 Quartus的逻辑分区约束 | 第68-70页 |
| 4.4.6 内部寄存器到寄存器时序问题 | 第70-73页 |
| 4.5 低信噪比条件下系统稳定性测试 | 第73-76页 |
| 4.5.1 低信噪比下问题描述 | 第73-74页 |
| 4.5.2 低信噪比下himac保护措施 | 第74-76页 |
| 4.6 HINOC系统性能测试 | 第76-79页 |
| 4.6.1 测试环境 | 第76页 |
| 4.6.2 测试结果分析 | 第76-79页 |
| 第五章 HINOC2.0 基带芯片测试 | 第79-91页 |
| 5.1 基带芯片及测试样机介绍 | 第79-81页 |
| 5.2 吞吐量及时延分析 | 第81-82页 |
| 5.2.1 测试说明 | 第81页 |
| 5.2.2 测试结果 | 第81-82页 |
| 5.3 业务测试 | 第82-91页 |
| 5.3.1 4K及高清视频验证 | 第82-84页 |
| 5.3.2 组播功能验证 | 第84-85页 |
| 5.3.3 MAC地址数限制 | 第85-86页 |
| 5.3.4 广播包/未知包抑制功能 | 第86-89页 |
| 5.3.5 其它业务测试 | 第89-91页 |
| 第六章 经验总结和展望 | 第91-97页 |
| 6.1 多个HM之间数据互相串扰问题 | 第91页 |
| 6.2 拆帧缓存溢出问题 | 第91-92页 |
| 6.3 做芯片设计时应注意到的问题 | 第92-94页 |
| 6.3.1 寄存器、RAM初始化问题 | 第92页 |
| 6.3.2 RAM读写冲突问题 | 第92页 |
| 6.3.3 复位信号产生问题 | 第92-93页 |
| 6.3.4 模块划分问题 | 第93页 |
| 6.3.5 wire型信号传递问题 | 第93-94页 |
| 6.3.6 代码规范化问题 | 第94页 |
| 6.4 HINOC系统应用分析 | 第94-97页 |
| 6.4.1 宽带接入网 | 第94-95页 |
| 6.4.2 家庭网络 | 第95页 |
| 6.4.3 智能监控网络 | 第95-97页 |
| 参考文献 | 第97-99页 |
| 致谢 | 第99-101页 |
| 作者简介 | 第101-102页 |