4GSPS任意波形发生器数据处理模块设计
| 摘要 | 第5-7页 |
| abstract | 第7-8页 |
| 第一章 绪论 | 第11-16页 |
| 1.1 研究背景及意义 | 第11-12页 |
| 1.2 国内外研究现状与发展趋势 | 第12-14页 |
| 1.3 论文主要工作 | 第14-15页 |
| 1.4 论文章节安排 | 第15-16页 |
| 第二章 数据处理模块总体方案设计 | 第16-28页 |
| 2.1 项目指标 | 第16-17页 |
| 2.2 DDS结构与数据产生模块分析 | 第17-21页 |
| 2.2.1 DDS波形合成方法分析 | 第17-19页 |
| 2.2.2 数据产生模块方法分析 | 第19-21页 |
| 2.3 数模转换方案分析 | 第21-25页 |
| 2.3.1 高采样率数模转换方案选择 | 第21-22页 |
| 2.3.2 等效降低采样率方案分析 | 第22-25页 |
| 2.4 波形相位调节方案分析 | 第25-26页 |
| 2.5 数据处理总体方案 | 第26-27页 |
| 2.5.1 数据处理总体方案分析 | 第26-27页 |
| 2.5.2 数据处理模块总体设计 | 第27页 |
| 2.6 本章小节 | 第27-28页 |
| 第三章 硬件电路设计 | 第28-40页 |
| 3.1 DAC电路设计 | 第28-36页 |
| 3.1.1 DAC选型 | 第28-30页 |
| 3.1.2 输出接口电路设计 | 第30-31页 |
| 3.1.3 数据时钟电路设计 | 第31-33页 |
| 3.1.4 参考电压电路设计 | 第33-36页 |
| 3.2 FPGA电路设计 | 第36-39页 |
| 3.2.1 FPGA选型 | 第36-37页 |
| 3.2.2 FPGA管脚分配 | 第37页 |
| 3.2.3 FPGA全局时钟设计 | 第37-39页 |
| 3.3 本章小结 | 第39-40页 |
| 第四章 FPGA逻辑设计 | 第40-58页 |
| 4.1 数据通路设计 | 第40-51页 |
| 4.1.1 数据通路分析与方案设计 | 第40-44页 |
| 4.1.2 数据缓存逻辑设计 | 第44-47页 |
| 4.1.3 并串转换逻辑设计 | 第47-50页 |
| 4.1.4 数据映射逻辑设计 | 第50-51页 |
| 4.2 等效降低采样率设计 | 第51-55页 |
| 4.2.1 等效降低采样率方案设计 | 第51-52页 |
| 4.2.2 等效降低采样率逻辑设计 | 第52-55页 |
| 4.3 波形偏移调节设计 | 第55-57页 |
| 4.3.1 波形偏移调节方案设计 | 第55-56页 |
| 4.3.2 偏移精度实现方案逻辑设计 | 第56-57页 |
| 4.3.3 偏移总体实现方案逻辑设计 | 第57页 |
| 4.4 本章小节 | 第57-58页 |
| 第五章 测试与验证 | 第58-66页 |
| 5.1 测试平台 | 第58-59页 |
| 5.2 指标测试 | 第59-65页 |
| 5.2.1 采样率指标测试 | 第59-61页 |
| 5.2.2 最高频率测试 | 第61页 |
| 5.2.3 波形偏移指标测试 | 第61-63页 |
| 5.2.4 波形纯度测试 | 第63-65页 |
| 5.3 本章小节 | 第65-66页 |
| 第六章 总结与展望 | 第66-68页 |
| 6.1 全文总结 | 第66页 |
| 6.2 下一步工作展望 | 第66-68页 |
| 致谢 | 第68-69页 |
| 参考文献 | 第69-71页 |
| 攻读硕士学位期间取得的成果 | 第71-72页 |
