| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 研究工作的背景与意义 | 第10页 |
| 1.2 数字阵列雷达的国内外研究历史与现状 | 第10-12页 |
| 1.3 本论文的结构安排 | 第12-14页 |
| 第二章 数字阵列雷达信号处理技术方案及相关算法 | 第14-30页 |
| 2.1 阵列雷达信号处理技术方案 | 第14页 |
| 2.2 数字阵列雷达信号处理核心算法原理 | 第14-29页 |
| 2.2.1 正交解调 | 第14-17页 |
| 2.2.2 多速率滤波 | 第17-21页 |
| 2.2.3 匹配滤波 | 第21-24页 |
| 2.2.4 杂波抑制方法 | 第24-29页 |
| 2.3 本章小结 | 第29-30页 |
| 第三章 数字下变频模块设计及实现 | 第30-47页 |
| 3.1 信号采样设计 | 第30-32页 |
| 3.2 多相滤波系统 | 第32-37页 |
| 3.2.1 多相滤波理论分析 | 第32-34页 |
| 3.2.2 多相滤波FPGA设计仿真 | 第34-37页 |
| 3.3 抽取系统信号处理 | 第37-46页 |
| 3.3.1 CIC滤波器理论分析 | 第37-40页 |
| 3.3.2 CIC滤波器FPGA设计仿真 | 第40-43页 |
| 3.3.3 HB滤波器理论分析 | 第43-44页 |
| 3.3.4 HB滤波器FPGA设计仿真 | 第44-46页 |
| 3.4 本章小结 | 第46-47页 |
| 第四章 基带信号处理设计及实现 | 第47-69页 |
| 4.1 脉冲压缩原理 | 第47-52页 |
| 4.1.1 LFM信号及脉冲压缩方法 | 第48-51页 |
| 4.1.2 多普勒对脉压的影响 | 第51-52页 |
| 4.2 低旁瓣脉冲压缩算法仿真 | 第52-63页 |
| 4.2.1 时域加窗法 | 第52-54页 |
| 4.2.2 频谱修正法 | 第54-56页 |
| 4.2.3 低副瓣脉冲压缩方法 | 第56-59页 |
| 4.2.4 基于RMMSE准则的自适应脉冲压缩方法 | 第59-63页 |
| 4.3 实验样机脉冲压缩FPGA实现 | 第63-64页 |
| 4.4 MTI-MTD目标检测算法设计及实现 | 第64-67页 |
| 4.5 CA-CFAR设计及实现 | 第67-68页 |
| 4.6 本章总结 | 第68-69页 |
| 第五章 系统模块及功能测试结果 | 第69-76页 |
| 5.1 实验系统组成结构 | 第69-71页 |
| 5.1.1 系统组成结构 | 第69-70页 |
| 5.1.2 系统时序设计 | 第70-71页 |
| 5.2 数字下变频部分结构及实现 | 第71-73页 |
| 5.2.1 T/R组件结构 | 第71-72页 |
| 5.2.2 接收机结构及功能 | 第72页 |
| 5.2.3 接收机测试结果 | 第72-73页 |
| 5.3 基带信号处理结构 | 第73-75页 |
| 5.4 本章总结 | 第75-76页 |
| 第六章 全文总结与展望 | 第76-78页 |
| 6.1 全文总结 | 第76页 |
| 6.2 后续工作及展望 | 第76-78页 |
| 致谢 | 第78-79页 |
| 参考文献 | 第79-82页 |
| 攻读硕士学位期间取得的成果 | 第82-83页 |