| 致谢 | 第5-6页 |
| 摘要 | 第6-7页 |
| ABSTRACT | 第7-8页 |
| 1 引言 | 第11-21页 |
| 1.1 选题背景及意义 | 第11-14页 |
| 1.1.1 列控安全计算机发展情况 | 第11-14页 |
| 1.1.2 本文研究意义 | 第14页 |
| 1.2 安全通信的相关国际标准 | 第14-16页 |
| 1.3 国内外研究现状 | 第16-18页 |
| 1.3.1 时间触发通信总线的应用状况 | 第16-17页 |
| 1.3.2 国内研究状况 | 第17-18页 |
| 1.4 论文研究内容和组织结构 | 第18-21页 |
| 2 时间触发通信总线的设计 | 第21-40页 |
| 2.1 列控安全计算机平台结构 | 第21-22页 |
| 2.2 时间触发通信总线的物理层设计 | 第22-25页 |
| 2.2.1 总线物理层接口设计 | 第22-24页 |
| 2.2.2 通信总线的可靠性分析 | 第24-25页 |
| 2.3 通信总线数据链路层的设计 | 第25-38页 |
| 2.3.1 总线通信同步管理机制 | 第25-27页 |
| 2.3.2 轮询主式总线通信调度算法 | 第27-30页 |
| 2.3.3 总线通信的差错控制策略 | 第30-36页 |
| 2.3.4 总线通信链路数据帧设计 | 第36-37页 |
| 2.3.5 通信总线数据链路层的安全分析 | 第37-38页 |
| 2.4 本章小结 | 第38-40页 |
| 3 时间触发通信总线参数的形式化分析 | 第40-52页 |
| 3.1 形式化建模方法的选择 | 第40页 |
| 3.2 Petri网理论基础 | 第40-43页 |
| 3.2.1 Petri网简介 | 第40-42页 |
| 3.2.2 确定与随机Petri网概念 | 第42页 |
| 3.2.3 确定与随机Petri网理论分析方法 | 第42-43页 |
| 3.3 时间触发通信总线的故障模型及分析 | 第43-47页 |
| 3.3.1 时间触发总线的系统结构 | 第43-44页 |
| 3.3.2 时间触发总线的故障模型 | 第44-46页 |
| 3.3.3 时间触发总线的故障模型分析 | 第46-47页 |
| 3.4 时间触发通信总线的数据传输模型及分析 | 第47-51页 |
| 3.4.1 时间触发总线的时延分析 | 第47-48页 |
| 3.4.2 时间触发总线的数据传输模型 | 第48-49页 |
| 3.4.3 时间触发总线的模型分析 | 第49-51页 |
| 3.5 本章小结 | 第51-52页 |
| 4 基于FPGA的时间触发通信总线IP核实现与验证 | 第52-69页 |
| 4.1 FPGA开发与仿真工具介绍 | 第52-56页 |
| 4.1.1 FPGA结构及开发流程 | 第52-54页 |
| 4.1.2 Verilog HDL语言简介 | 第54-55页 |
| 4.1.3 ModelSim仿真软件 | 第55页 |
| 4.1.4 逻辑分析器SignalTapⅡ | 第55-56页 |
| 4.2 基于FPGA设计的通信总线IP核实现 | 第56-59页 |
| 4.2.1 时间触发总线功能结构设计 | 第56-57页 |
| 4.2.2 时间触发总线功能模块实现 | 第57-59页 |
| 4.3 通信总线功能模块的仿真与验证 | 第59-68页 |
| 4.3.1 时间触发总线电路设计图 | 第59-61页 |
| 4.3.2 总线功能模块仿真 | 第61-63页 |
| 4.3.3 通信总线实时性的硬件实例验证与模型验证对比 | 第63-68页 |
| 4.4 本章小结 | 第68-69页 |
| 5 结论与展望 | 第69-71页 |
| 5.1 结论 | 第69-70页 |
| 5.2 展望 | 第70-71页 |
| 参考文献 | 第71-74页 |
| 图索引 | 第74-76页 |
| 表索引 | 第76-77页 |
| 作者简历及攻读硕士学位期间取得的研究成果 | 第77-79页 |
| 学位论文数据集 | 第79页 |