基于JPEG2000的率失真优化截取VLSI设计
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·引言 | 第7页 |
| ·图像压缩技术发展及成果 | 第7-8页 |
| ·图像压缩标准 | 第8-9页 |
| ·JPEG | 第8-9页 |
| ·JPEG-LS | 第9页 |
| ·JPEG2000 | 第9页 |
| ·本文的研究内容 | 第9-11页 |
| 第二章 JPEG2000 静止图像压缩系统概述 | 第11-17页 |
| ·引言 | 第11页 |
| ·JPEG2000 标准的提出 | 第11-12页 |
| ·JPEG2000 标准的特点 | 第12-13页 |
| ·JPEG2000 系统框架 | 第13-16页 |
| ·预处理 | 第14页 |
| ·小波变换 | 第14-15页 |
| ·量化 | 第15页 |
| ·编码 | 第15-16页 |
| ·本章小结 | 第16-17页 |
| 第三章 T2 编码器率失真优化截取理论 | 第17-29页 |
| ·引言 | 第17-18页 |
| ·率失真优化截取基本原理 | 第18-21页 |
| ·率失真优化算法 | 第18-20页 |
| ·截取点的选择和质量分层 | 第20-21页 |
| ·率失真截取算法实现 | 第21-27页 |
| ·斜率的快速计算方法 | 第22页 |
| ·适合于硬件快速实现的剔除当前奇异点算法 | 第22-24页 |
| ·适合于硬件快速实现的奇异点完全剔除算法 | 第24-26页 |
| ·二分法码流截取 | 第26-27页 |
| ·感兴趣区域处理 | 第27-28页 |
| ·本章小结 | 第28-29页 |
| 第四章 率失真优化截取硬件实现 | 第29-55页 |
| ·引言 | 第29页 |
| ·率失真优化截取的硬件实现 | 第29-41页 |
| ·前端数据缓存模块 | 第30-32页 |
| ·斜率计算和剔除模块 | 第32-35页 |
| ·ROI处理以及长度和斜率数据存储模块 | 第35-37页 |
| ·截取模块 | 第37-39页 |
| ·不进行优化截取处理模块 | 第39-40页 |
| ·路选模块 | 第40-41页 |
| ·可靠性考虑 | 第41-48页 |
| ·控制状态机的保护——汉明编码 | 第41-42页 |
| ·三模冗余 | 第42-44页 |
| ·单帧独立 | 第44-47页 |
| ·存储清零保护 | 第47-48页 |
| ·实验结果和系统验证 | 第48-54页 |
| ·奇异点全剔除方法的性能评估 | 第48-51页 |
| ·硬件平台系统验证 | 第51-52页 |
| ·仿真模拟SEU对设计影响测试 | 第52-54页 |
| ·本章小结 | 第54-55页 |
| 第五章 结束语 | 第55-57页 |
| 致谢 | 第57-59页 |
| 参考文献 | 第59-61页 |
| 研究成果 | 第61-62页 |
