具有检错纠错功能的EMC IP核开发

摘要	第1-4页
Abstract	第4-7页
第1章 绪论	第7-14页
·课题背景	第7-8页
·国内外在该方向的研究现状及分析	第8-11页
·存储器控制器的发展现状	第8-10页
·检错纠错技术	第10-11页
·本文的主要研究内容	第11-13页
·EMC	第12-13页
·EDAC	第13页
·论文结构	第13-14页
第2章 检错纠错EMC设计需求分析	第14-23页
·AHB总线协议	第14-16页
·存储技术及存储器简介	第16-20页
·异步SRAM存储器	第16-17页
·以SDR-SDRAM为代表的动态存储器	第17-20页
·纠错码简介	第20-22页
·本章小结	第22-23页
第3章 检错纠错EMC的设计	第23-41页
·EMC的体系结构	第23-27页
·AHB总线接口单元	第24-26页
·外部存储器接口单元	第26-27页
·EDAC的设计	第27-34页
·EDAC的结构	第27-28页
·EDAC的寄存器概述	第28-29页
·encoder模块的设计	第29-30页
·decoder模块的设计	第30-32页
·edac_top模块的设计	第32-34页
·检错纠错EMC的设计	第34-40页
·检错纠错EMC的模块划分	第34-37页
·检错纠错EMC的接口说明	第37-40页
·本章小结	第40-41页
第4章 检错纠错EMC的验证	第41-47页
·检错纠错 EMC 的验证平台	第41-42页
·检错纠错EMC功能验证点的划分	第42-44页
·寄存器读写验证	第42-43页
·SRAM存储器和SDRAM存储器的读写验证	第43页
·EDAC的验证	第43-44页
·仿真波形举例	第44-46页
·检错纠错EMC的逻辑综合	第46页
·本章小结	第46-47页
结论	第47-48页
参考文献	第48-51页
攻读学位期间发表的学术论文	第51-53页
致谢	第53页