基于PowerPC的高性能嵌入式工业控制器的研究与开发
| 致谢 | 第1-6页 |
| 摘要 | 第6-7页 |
| Abstract | 第7-9页 |
| 目录 | 第9-11页 |
| 1 绪论 | 第11-23页 |
| ·课题的研究背景与意义 | 第11-12页 |
| ·集散控制系统及其工业控制器 | 第12-17页 |
| ·集散控制系统的发展 | 第12-13页 |
| ·集散控制系统结构与特点 | 第13-15页 |
| ·集散控制系统工业控制器特点与作用 | 第15-17页 |
| ·课题国内外研究现状 | 第17-20页 |
| ·国外主流集散控制系统控制器现状 | 第17-18页 |
| ·国内主流集散控制系统控制器现状 | 第18-20页 |
| ·课题研究内容 | 第20-21页 |
| ·论文结构安排 | 第21-23页 |
| 2 控制器总体设计 | 第23-33页 |
| ·控制器需求分析 | 第23-24页 |
| ·控制器处理单元选型分析 | 第24-28页 |
| ·微处理器选型 | 第24-26页 |
| ·MPC8377处理器概述 | 第26-28页 |
| ·新型DCS系统架构设计 | 第28-29页 |
| ·新控制器整体架构设计 | 第29-31页 |
| ·本章小结 | 第31-33页 |
| 3 控制器运算模块的研究与实现 | 第33-49页 |
| ·PowerPC关键技术的研究 | 第33-43页 |
| ·PowerPC运算性能影响因素分析 | 第33-34页 |
| ·复位配置字研究与设计 | 第34-35页 |
| ·窗口优化配置 | 第35-37页 |
| ·Cache与MMU研究与设计 | 第37-43页 |
| ·主内存模块设计与实现 | 第43-47页 |
| ·DDR2 SDRAM技术研究 | 第43-44页 |
| ·ECC校验方案 | 第44-45页 |
| ·DDR2 SDRAM模块硬件设计 | 第45-46页 |
| ·DDR控制器优化配置 | 第46-47页 |
| ·本章小结 | 第47-49页 |
| 4 控制器通信模块的设计与实现 | 第49-63页 |
| ·系统网通信模块设计 | 第49-55页 |
| ·系统网通信方案研究与分析 | 第49-50页 |
| ·工业以太网体系结构 | 第50-51页 |
| ·千兆以太网高速通信机制分析 | 第51-52页 |
| ·千兆以太网模块硬件设计 | 第52-53页 |
| ·千兆以太网通信软件设计 | 第53-55页 |
| ·控制网通信模块设计 | 第55-59页 |
| ·控制网通信方案研究与分析 | 第55-56页 |
| ·控制网络结构设计 | 第56页 |
| ·DM9000A模块硬件设计 | 第56-57页 |
| ·DM9000A模块软件设计 | 第57-59页 |
| ·冗余通信模块设计 | 第59-62页 |
| ·冗余通信方案研究与分析 | 第59-60页 |
| ·PCI-Express总线体系结构 | 第60-61页 |
| ·PCI-Express总线拓扑结构设计 | 第61页 |
| ·PCI-Express通信模块软件实现 | 第61-62页 |
| ·本章小结 | 第62-63页 |
| 5 控制器掉电数据保护方案研究与实现 | 第63-69页 |
| ·掉电数据保护方式分析 | 第63页 |
| ·法拉电容储能方案 | 第63-68页 |
| ·续流模块设计 | 第64页 |
| ·NANDFlash模块设计与实现 | 第64-68页 |
| ·本章小结 | 第68-69页 |
| 6 控制器测试与验证 | 第69-79页 |
| ·运算性能测试 | 第69-72页 |
| ·运算能力测试 | 第69-71页 |
| ·运算性能对比 | 第71-72页 |
| ·数据存储可靠性测试 | 第72-73页 |
| ·DDR2 SDRAM数据ECC校验测试 | 第72-73页 |
| ·NANDFlash数据ECC校验测试 | 第73页 |
| ·通信效率测试 | 第73-76页 |
| ·以太网通信效率测试 | 第74-75页 |
| ·PCI-Express通信效率测试 | 第75-76页 |
| ·通信效率对比 | 第76页 |
| ·法拉电容储能方案验证 | 第76-77页 |
| ·法拉电容续流时间测试 | 第76-77页 |
| ·NANDFlash擦写速率测试 | 第77页 |
| ·本章小结 | 第77-79页 |
| 7 总结与展望 | 第79-81页 |
| ·工作总结 | 第79页 |
| ·工作展望 | 第79-81页 |
| 参考文献 | 第81-85页 |
| 作者简历 | 第85页 |
