摘要 | 第1-5页 |
ABSTRACT | 第5-11页 |
第一章 绪论 | 第11-19页 |
·AES 算法产生的背景和意义 | 第11-12页 |
·密码学简介 | 第11页 |
·高级数据加密标准(AES)的发展 | 第11-12页 |
·AES 算法及硬件实现的研究现状 | 第12-17页 |
·AES 算法的研究现状 | 第12-15页 |
·AES 算法硬件实现的研究现状 | 第15-17页 |
·AES 算法硬件实现存在的问题 | 第17页 |
·论文主要研究内容及成果 | 第17-18页 |
·研究的内容及意义 | 第17-18页 |
·研究的创新点 | 第18页 |
·论文的组织结构 | 第18-19页 |
第二章 AES 预备知识及其安全性分析 | 第19-26页 |
·预备知识 | 第19-21页 |
·有限域的定义 | 第19页 |
·字节的加、乘运算 | 第19-20页 |
·四字节的加、乘运算 | 第20-21页 |
·AES 算法的设计原则分析 | 第21-22页 |
·设计考虑 | 第21页 |
·针对安全性的设计原则 | 第21-22页 |
·针对实现的设计原则 | 第22页 |
·AES 算法的安全性能分析 | 第22-26页 |
·AES 算法抵抗强力攻击能力分析 | 第23页 |
·AES 算法抵抗差分分析和线性密码分析的能力分析 | 第23-24页 |
·AES 算法抵抗渗透攻击能力分析 | 第24页 |
·AES 算法抵抗代数计算攻击能力分析 | 第24页 |
·AES 算法抵抗XSL 攻击能力分析 | 第24-26页 |
第三章 AES 算法的详细描述 | 第26-38页 |
·AES 算法的框架描述 | 第26-27页 |
·AES 的加密算法 | 第27-31页 |
·状态、密钥和轮数 | 第27-28页 |
·字节代替变换 | 第28-29页 |
·行移位变换 | 第29-30页 |
·列混合变换 | 第30页 |
·轮密钥加 | 第30-31页 |
·AES 算法的密钥调度算法 | 第31-33页 |
·密钥的扩展 | 第31-32页 |
·轮密钥的选取 | 第32-33页 |
·AES 的解密算法 | 第33-36页 |
·逆行移位变换 | 第35页 |
·逆字节代替变换 | 第35页 |
·逆列混合变换 | 第35页 |
·轮密钥加变换 | 第35-36页 |
·AES 算法的优点和局限性 | 第36-37页 |
·优点 | 第36-37页 |
·局限性 | 第37页 |
·本章小结 | 第37-38页 |
第四章 AES 的硬件实现设计分析 | 第38-65页 |
·开发语言 | 第38-39页 |
·硬件描述语言Verilog HDL 简介 | 第38-39页 |
·轮变换(THE ROUND TRANSFORMATION)及其硬件实现 | 第39-47页 |
·字节代替变换(BS)及其逆Inv BS | 第39-40页 |
·行移位变换(SR)及其逆Inv SR | 第40-41页 |
·列混合变换(MC)及其逆Inv MC | 第41-45页 |
·密钥扩展 | 第45-47页 |
·AES 硬件实现的总体设计 | 第47-50页 |
·设计方法的选择 | 第47-48页 |
·开发流程 | 第48-49页 |
·硬件实现的几个性能参数 | 第49-50页 |
·总体结构的设计分析 | 第50-54页 |
·系统所要实现的任务 | 第50-51页 |
·总体结构的基本构成 | 第51-53页 |
·系统的输入输出设计 | 第53-54页 |
·各子模块的设计分析 | 第54-65页 |
·接口模块和控制模块 | 第54-57页 |
·算法模块 | 第57-62页 |
·密钥扩展模块 | 第62-65页 |
第五章 Verilog HDL 实现及其仿真综合 | 第65-73页 |
·AES 算法 IP 核的 Verilog 文件结构 | 第65页 |
·系统描述及仿真 | 第65-70页 |
·对加、解密单元中的一级流水线结构模块的描述及仿真 | 第65-66页 |
·对密钥扩展模块的描述及仿真 | 第66-68页 |
·对整个系统的描述及仿真验证 | 第68-70页 |
·系统适配结果 | 第70-72页 |
·本章小结 | 第72-73页 |
结论 | 第73-74页 |
参考文献 | 第74-77页 |
致谢 | 第77-78页 |
攻读学位期间发表的学术论文目录 | 第78-79页 |