基于FPGA实现的高速串口传输技术与实现
| 摘要 | 第1-5页 |
| Abstract | 第5-6页 |
| 引言 | 第6-7页 |
| 1.高速串行传输技术 | 第7-24页 |
| ·传输技术简介 | 第7-8页 |
| ·传统传输技术特点 | 第8-11页 |
| ·单端信号 | 第8-9页 |
| ·时钟方案 | 第9-10页 |
| ·传输技术的发展 | 第10-11页 |
| ·高速串行传输技术介绍 | 第11-20页 |
| ·差分信号 | 第11-12页 |
| ·自同步时钟 | 第12-13页 |
| ·8B10B编码解码技术 | 第13-15页 |
| ·Comma字符检测概念 | 第15-16页 |
| ·参考时钟的要求 | 第16-17页 |
| ·时钟校验概念 | 第17-18页 |
| ·接收和发送缓冲器 | 第18页 |
| ·通道绑定概念 | 第18-19页 |
| ·高速串行传输技术总结 | 第19-20页 |
| ·高速串行传输的应用实例 | 第20-24页 |
| ·芯片到芯片 | 第20-21页 |
| ·板到板/背板 | 第21-22页 |
| ·盒到盒 | 第22页 |
| ·PCI的传输技术发展 | 第22-24页 |
| 2.FPGA与高速串行传输模块 | 第24-39页 |
| ·FPGA简介 | 第24-25页 |
| ·Xilinx FPGA结构 | 第25-29页 |
| ·可配置逻辑模块(CLB) | 第27-28页 |
| ·时钟资源 | 第28页 |
| ·输入输出模块(SelectIO资源) | 第28-29页 |
| ·其它资源 | 第29页 |
| ·FPGA中的高速串行传输模块 | 第29-36页 |
| ·GTX结构 | 第31-32页 |
| ·Comma对齐实现 | 第32-33页 |
| ·时钟校验实现 | 第33-34页 |
| ·通道绑定实现 | 第34页 |
| ·GTX时钟介绍 | 第34-36页 |
| ·FPGA的软件设计流程 | 第36-39页 |
| 3.FPGA高速串行传输设计实例 | 第39-60页 |
| ·10G以太网物理层简介 | 第39-41页 |
| ·设计结构 | 第41-42页 |
| ·XAUI接口的FPGA实现 | 第42-46页 |
| ·Comma参数设定 | 第43-44页 |
| ·时钟校验参数设定 | 第44-45页 |
| ·通道绑定参数设定 | 第45-46页 |
| ·GTX设计实现 | 第46-48页 |
| ·GTX参考时钟的选择 | 第46-47页 |
| ·GTX用户时钟选择 | 第47页 |
| ·GTX发送侧相位对齐 | 第47页 |
| ·GTX的debug信号 | 第47-48页 |
| ·XGMⅡ接口的FPGA实现 | 第48-51页 |
| ·标准XGMⅡ接口 | 第48-50页 |
| ·XGMⅡ的设计实现 | 第50-51页 |
| ·设计实现及软件流程 | 第51-53页 |
| ·设计仿真及验证工作 | 第53-58页 |
| ·功能仿真 | 第53-54页 |
| ·开发板验证 | 第54-58页 |
| ·板级设计补充 | 第58-60页 |
| ·GTX供电 | 第58页 |
| ·信号完整性 | 第58-60页 |
| 4.总结 | 第60-61页 |
| 参考文献 | 第61-62页 |
| 致谢 | 第62-63页 |
