| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第一章 绪论 | 第10-17页 |
| 1.1 研究工作的背景与意义 | 第10-11页 |
| 1.2 离子推进器放电室工作原理 | 第11-12页 |
| 1.3 放电特性数值模拟研究国内外动态 | 第12-15页 |
| 1.3.1 放电特性数值研究相关模拟模型 | 第12-13页 |
| 1.3.2 放电室数值模拟发展现状 | 第13-15页 |
| 1.4 本论文的主要工作与创新 | 第15-16页 |
| 1.5 论文的结构安排 | 第16-17页 |
| 第二章 CUDA并行计算基础 | 第17-25页 |
| 2.1 引言 | 第17-19页 |
| 2.2 CUDA计算能力3.X硬件架构 | 第19-22页 |
| 2.2.1 处理器层次划分 | 第19-20页 |
| 2.2.2 内存资源 | 第20-22页 |
| 2.3 CUDA编程架构 | 第22-24页 |
| 2.3.1 CUDA编程接口 | 第22-23页 |
| 2.3.2 内核函数 | 第23-24页 |
| 2.4 本章小结 | 第24-25页 |
| 第三章 BUMBLEBEE-EP软件PIC求解器在GPU中的并行 | 第25-31页 |
| 3.1 BUMBLEBEE-EP粒子模拟软件程序概述 | 第25-28页 |
| 3.1.1 BUMBLEBEE-EP的软件简介 | 第25-26页 |
| 3.1.2 PIC求解器的算法及其流程 | 第26-27页 |
| 3.1.3 BUMBLEBEE-EP串并行数据结构 | 第27-28页 |
| 3.2 粒子运动的并行化 | 第28-29页 |
| 3.3 电流源与电荷源的并行化 | 第29-30页 |
| 3.4 场的并行化 | 第30页 |
| 3.5 本章小结 | 第30-31页 |
| 第四章 BUMBLEBEE-EP软件PIC求解器并行优化 | 第31-43页 |
| 4.1 BUMBLEBEE-EP并行程序中内存的优化 | 第31-36页 |
| 4.1.1 BUMBLEBEE-EP并行程序中内存通信优化 | 第31页 |
| 4.1.2 BUMBLEBEE-EP并行程序中全局内存优化 | 第31-32页 |
| 4.1.3 BUMBLEBEE-EP并行程序中共享内存优化 | 第32-34页 |
| 4.1.4 BUMBLEBEE-EP并行程序中常量内存优化 | 第34-35页 |
| 4.1.5 BUMBLEBEE-EP并行程序中寄存器的优化 | 第35-36页 |
| 4.2 BUMBLEBEE-EP原子操作的优化 | 第36-40页 |
| 4.3 BUMBLEBEE-EP并行程序中线程的优化 | 第40-41页 |
| 4.4 其它优化及整体优化效果 | 第41-42页 |
| 4.5 本章小结 | 第42-43页 |
| 第五章 总体实现及结果分析 | 第43-52页 |
| 5.1 测试平台与实验模型 | 第43页 |
| 5.2 正确性验证 | 第43-49页 |
| 5.2.1 冷腔测试模型 | 第43-46页 |
| 5.2.2 完整PIC测试模型 | 第46-49页 |
| 5.3 放电室磁约束物理分析 | 第49-51页 |
| 5.4 本章小结 | 第51-52页 |
| 第六章 总结 | 第52-54页 |
| 致谢 | 第54-55页 |
| 参考文献 | 第55-57页 |
| 攻读硕士学位期间取得的成果 | 第57页 |
