| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第一章 绪论 | 第10-16页 |
| 1.1 研究背景及意义 | 第10-11页 |
| 1.2 国内外发展动态 | 第11-14页 |
| 1.3 研究目标和研究内容 | 第14-15页 |
| 1.4 论文结构安排 | 第15-16页 |
| 第二章 认知无线电频谱感知技术 | 第16-35页 |
| 2.1 频谱感知技术系统模型和评价指标 | 第16-17页 |
| 2.2 发送端频谱感知技术 | 第17-28页 |
| 2.2.1 能量检测 | 第17-23页 |
| 2.2.2 匹配滤波器检测 | 第23-24页 |
| 2.2.3 循环平稳特征检测 | 第24-28页 |
| 2.2.4 三种频谱感知算法优缺点对比 | 第28页 |
| 2.3 联合频谱感知技术 | 第28-34页 |
| 2.3.1 联合频谱感知概述 | 第28-29页 |
| 2.3.2 融合准则判决 | 第29-34页 |
| 2.4 本章节总结分析 | 第34-35页 |
| 第三章 基于信噪比不确定度的频谱感知算法 | 第35-45页 |
| 3.1 高阶累积量信噪比估计法 | 第35-41页 |
| 3.2 信噪比不确定度的频谱感知 | 第41-44页 |
| 3.3 本章节总结分析 | 第44-45页 |
| 第四章 频谱感知硬件平台的搭建 | 第45-67页 |
| 4.1 系统需求分析和总体设计 | 第45-49页 |
| 4.1.1 DSP芯片结构分析 | 第46-47页 |
| 4.1.2 VPX标准总线平台 | 第47-48页 |
| 4.1.3 系统总体框架 | 第48-49页 |
| 4.2 DSP在线重配置方案设计 | 第49页 |
| 4.3 电源电路设计 | 第49-53页 |
| 4.3.1 电源设计方案 | 第49-52页 |
| 4.3.2 电源上电顺序 | 第52-53页 |
| 4.4 DSP的处理器的启动方式 | 第53页 |
| 4.5 DSP的片间Hyperlink总线互联技术 | 第53-55页 |
| 4.6 DDR3电路设计 | 第55-56页 |
| 4.7 频谱感知平台模块测试 | 第56-66页 |
| 4.7.1 多核Image文件生成与测试 | 第56-59页 |
| 4.7.2 NORflash功能测试 | 第59-60页 |
| 4.7.3 Hyperlink功能测试 | 第60-63页 |
| 4.7.4 DDR3功能测试 | 第63-66页 |
| 4.8 本章节总结分析 | 第66-67页 |
| 第五章 频谱感知平台系统测试 | 第67-78页 |
| 5.1 系统测试方案 | 第67-68页 |
| 5.2 频谱感知硬件测试平台搭建 | 第68-69页 |
| 5.3 频谱感知平台软件开发的研究 | 第69-77页 |
| 5.4 本章节总结分析 | 第77-78页 |
| 第六章 总结与展望 | 第78-80页 |
| 6.1 总结 | 第78页 |
| 6.2 后续工作展望 | 第78-80页 |
| 致谢 | 第80-81页 |
| 参考文献 | 第81-84页 |