50Mbps低功耗时钟数据恢复电路设计
| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第1章 绪论 | 第8-14页 |
| 1.1 研究背景和意义 | 第8-10页 |
| 1.2 国内外发展概况 | 第10-13页 |
| 1.2.1 CDR国内外发展概况 | 第10-11页 |
| 1.2.2 衬底耦合噪声国内外发展概况 | 第11-13页 |
| 1.3 本文研究内容 | 第13-14页 |
| 第2章 时钟数据恢复电路的结构级设计 | 第14-24页 |
| 2.1 CDR结构选择 | 第14-16页 |
| 2.1.1 时钟数据恢复原理 | 第14页 |
| 2.1.2 非归零码(NRZ) | 第14-15页 |
| 2.1.3 CDR实现方式 | 第15-16页 |
| 2.2 基于锁相环的C D R电路及阶数选择 | 第16-20页 |
| 2.2.1 基于锁相环的CDR结构选择 | 第17-18页 |
| 2.2.2 阶数选择 | 第18-20页 |
| 2.3 参数设计 | 第20-23页 |
| 2.4 本章小结 | 第23-24页 |
| 第3章 时钟数据恢复电路的实现 | 第24-39页 |
| 3.1 CDR电路级设计 | 第24-33页 |
| 3.1.1 鉴相器设计 | 第24-26页 |
| 3.1.2 鉴频器设计 | 第26-28页 |
| 3.1.3 电荷泵设计 | 第28-29页 |
| 3.1.4 压控振荡器设计 | 第29-32页 |
| 3.1.5 滤波器设计 | 第32-33页 |
| 3.2 伪随机序列的产生 | 第33-34页 |
| 3.3 CDR系统仿真 | 第34-38页 |
| 3.3.1 CDR整体电路仿真 | 第34-36页 |
| 3.3.2 抖动与功耗测量 | 第36-38页 |
| 3.4 本章小结 | 第38-39页 |
| 第4章 CDR版图设计及衬底噪声分析 | 第39-58页 |
| 4.1 CDR版图绘制与后仿真 | 第39-44页 |
| 4.1.1 CDR版图实现 | 第40-41页 |
| 4.1.2 CDR版图后仿真 | 第41-44页 |
| 4.2 衬底及噪声源模型的建立 | 第44-51页 |
| 4.2.1 衬底噪声影响电路性能的机制 | 第44-46页 |
| 4.2.2 衬底模型 | 第46-48页 |
| 4.2.3 电源/地线模型 | 第48-49页 |
| 4.2.4 N_well模型与噪声源模型 | 第49-51页 |
| 4.3 衬底噪声对C D R电路的影响分析 | 第51-57页 |
| 4.3.1 衬底模型在CDR中的应用 | 第51-52页 |
| 4.3.2 衬底噪声对CDR电路性能的影响分析 | 第52-55页 |
| 4.3.3 保护环对衬底噪声的抑制作用分析 | 第55-57页 |
| 4.4 本章小结 | 第57-58页 |
| 结论 | 第58-59页 |
| 参考文献 | 第59-63页 |
| 攻读硕士学位期间发表的论文及其它成果 | 第63-65页 |
| 致谢 | 第65页 |
