| 中文摘要 | 第3-4页 |
| ABSTRACT | 第4页 |
| 第一章 绪论 | 第8-14页 |
| 1.1 条形码概述 | 第8页 |
| 1.2 条形码的种类和特点 | 第8-10页 |
| 1.3 条形码的起源和发展 | 第10页 |
| 1.4 条形码技术的发展趋势 | 第10-11页 |
| 1.5 条形码识读设备的现状 | 第11-12页 |
| 1.5.1 国外产品现状 | 第11页 |
| 1.5.2 国内研究开发现况 | 第11-12页 |
| 1.6 自主知识产权条形码识读设备的研究意义 | 第12-13页 |
| 1.7 本课题的主要工作 | 第13-14页 |
| 第二章 条形码的标准和特性 | 第14-28页 |
| 2.1 概述 | 第14页 |
| 2.2 一维条码的编码方式和标准实现 | 第14-21页 |
| 2.2.1 一维条形码的国际标准 | 第14-15页 |
| 2.2.2 一维条形码39 码的编码方式 | 第15-18页 |
| 2.2.3 一维条形码128 码的编码方式 | 第18-21页 |
| 2.3 典型二维条形码Datamatrix 的特点和编码方式 | 第21-26页 |
| 2.3.1 二维条形码概述 | 第21-22页 |
| 2.3.2 二维Datamatrix 条形码的特点 | 第22-23页 |
| 2.3.3 二维Datamatrix 条形码的符号结构 | 第23-24页 |
| 2.3.4 二维Datamatrix 条形码的编码方式 | 第24-26页 |
| 2.3.5 二维Datamatrix 条形码的纠错算法简介 | 第26页 |
| 2.4 本章小结 | 第26-28页 |
| 第三章 条形码识读设备的硬件研制 | 第28-50页 |
| 3.1 系统功能的关键指标 | 第28-29页 |
| 3.2 系统主要模块功能分析和器件选型 | 第29-33页 |
| 3.2.1 前端数字图像采集器件选型 | 第29-30页 |
| 3.2.2 核心数据流处理器选型 | 第30-33页 |
| 3.2.3 图像采集模块关键器件选型 | 第33页 |
| 3.3 硬件系统详细设计规格 | 第33-34页 |
| 3.4 硬件系统总体结构设计及工作流程简介 | 第34-36页 |
| 3.4.1 硬件系统总体结构 | 第34-35页 |
| 3.4.2 硬件系统的工作流程 | 第35-36页 |
| 3.5 硬件系统的设计方案论证 | 第36-40页 |
| 3.5.1 SRAM 数据吞吐能力论证 | 第36-37页 |
| 3.5.2 SDRAM 容量和工作带宽论证 | 第37页 |
| 3.5.3 通讯接口设计方案论证 | 第37-39页 |
| 3.5.4 系统功耗估算 | 第39-40页 |
| 3.6 硬件系统原理设计 | 第40-49页 |
| 3.6.1 电源部分设计 | 第40-43页 |
| 3.6.2 图像数据采集模块设计 | 第43-45页 |
| 3.6.3 补光系统设计 | 第45-47页 |
| 3.6.4 核心处理器的外围总线扩展 | 第47-48页 |
| 3.6.5 数据通信接口 | 第48-49页 |
| 3.7 本章小结 | 第49-50页 |
| 第四章 条形码识读设备的解码算法设计 | 第50-67页 |
| 4.1 解码算法的功能要求和性能指标 | 第50-51页 |
| 4.1.1 算法功能 | 第50页 |
| 4.1.2 算法的性能指标 | 第50-51页 |
| 4.1.3 可识别条码列表 | 第51页 |
| 4.2 算法总体框架和工作流程设计 | 第51-52页 |
| 4.2.1 算法总体框架 | 第51页 |
| 4.2.2 工作流程简述 | 第51-52页 |
| 4.3 算法的功能实现 | 第52-63页 |
| 4.3.1 图像处理算法设计 | 第53-57页 |
| 4.3.2 一维条形码解码算法设计 | 第57-61页 |
| 4.3.3 二维条形码的解码算法设计 | 第61页 |
| 4.3.4 容错和纠错算法 | 第61-63页 |
| 4.4 算法调试和优化 | 第63-66页 |
| 4.4.1 CCS 软件开发环境 | 第63页 |
| 4.4.2 C 语言代码优化流程 | 第63-65页 |
| 4.4.3 算法优化手段 | 第65-66页 |
| 4.5 本章小结 | 第66-67页 |
| 第五章 结束语 | 第67-68页 |
| 参考文献 | 第68-71页 |
| 发表论文和科研情况说明 | 第71-72页 |
| 致谢 | 第72页 |
