摘要 | 第5-7页 |
ABSTRACT | 第7-8页 |
目录 | 第9-12页 |
CONTENTS | 第12-15页 |
符号表 | 第15-17页 |
缩略词 | 第17-18页 |
第一章 绪论 | 第18-28页 |
1.1 研究背景 | 第18-21页 |
1.2 工艺演进给 ADC 带来的挑战 | 第21-23页 |
1.3 数字校正算法 | 第23-25页 |
1.4 主要研究内容 | 第25-26页 |
1.5 论文组织结构 | 第26-27页 |
1.6 本章小结 | 第27-28页 |
第二章 模数转换器基础 | 第28-60页 |
2.1 模数转换基本理论 | 第28-29页 |
2.2 模数转换器的性能指标 | 第29-34页 |
2.2.1 静态参数 | 第30-32页 |
2.2.2 动态参数 | 第32-34页 |
2.3 模数转换器的结构分类 | 第34-39页 |
2.3.1 全并行模数转换器 | 第35页 |
2.3.2 两步式模数转换器 | 第35-36页 |
2.3.3 流水线模数转换器 | 第36-37页 |
2.3.4 逐次逼近模数转换器 | 第37-38页 |
2.3.5 - 过采样模数转换器 | 第38-39页 |
2.4 流水线模数转换器的基本原理分析 | 第39-40页 |
2.5 流水线模数转换器结构及电路模块 | 第40-47页 |
2.5.1 采样保持电路 | 第41-42页 |
2.5.2 子模数转换器 | 第42-43页 |
2.5.3 余量增益放大器 | 第43-47页 |
2.5.3.1 电荷重分配型 MDAC | 第43-45页 |
2.5.3.2 电容翻转型 MDAC | 第45-47页 |
2.6 流水线模数转换器中的非理想因素分析 | 第47-57页 |
2.6.1 噪声 | 第48-51页 |
2.6.2 比较器失调 | 第51页 |
2.6.3 电容失配 | 第51-53页 |
2.6.4 运放的有限增益误差 | 第53-54页 |
2.6.5 运放有限建立时间和有限带宽 | 第54-55页 |
2.6.6 时钟抖动的影响 | 第55-57页 |
2.7 冗余编码技术 | 第57-58页 |
2.8 本章小结 | 第58-60页 |
第三章 10b 50MS/s 流水线模数转换器设计 | 第60-87页 |
3.1 引言 | 第60页 |
3.2 体系结构及低功耗考虑 | 第60-63页 |
3.2.1 系统结构 | 第60-61页 |
3.2.2 低功耗设计考虑 | 第61-63页 |
3.3 电路设计 | 第63-81页 |
3.3.1 运算放大器的设计及选择 | 第63-72页 |
3.3.2 比较器的设计 | 第72-73页 |
3.3.3 采样开关 | 第73-79页 |
3.3.4 时钟电路 | 第79-81页 |
3.4 版图设计 | 第81页 |
3.5 测试方案 | 第81-83页 |
3.6 测试结果 | 第83-86页 |
3.7 本章小结 | 第86-87页 |
第四章 14b 100MS/s 流水线模数转换器研究与设计 | 第87-125页 |
4.1 引言 | 第87页 |
4.2 系统结构设计 | 第87-88页 |
4.3 SHA-Less 前端实现 | 第88-92页 |
4.4 关键电路设计 | 第92-100页 |
4.4.1 采用偏置与输入轮换技术的运算放大器 | 第92-95页 |
4.4.2 比较器设计 | 第95-97页 |
4.4.3 改进的增益自举开关 | 第97-98页 |
4.4.4 两相不交叠时钟 | 第98-100页 |
4.5 数字后台校正技术 | 第100-117页 |
4.5.1 MDAC 非线性模型 | 第101-103页 |
4.5.2 伪随机序列注入数字后台校正技术 | 第103-109页 |
4.5.3 信号相关抖动校正算法 | 第109-117页 |
4.5.3.1 1.5 -bit 每级结构中的信号相关抖动校正技术 | 第109-113页 |
4.5.3.2 多比特每级结构中的信号相关抖动校正技术 | 第113-117页 |
4.6 版图设计 | 第117-120页 |
4.7 仿真结果 | 第120-124页 |
4.8 本章小结 | 第124-125页 |
结论 | 第125-127页 |
参考文献 | 第127-135页 |
攻读博士学位期间取得的研究成果 | 第135-137页 |
致谢 | 第137-138页 |
答辩委员会对论文的评定意见 | 第138页 |