| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 缩略词表 | 第14-15页 |
| 第一章 绪论 | 第15-23页 |
| 1.1 研究工作的背景与意义 | 第15-16页 |
| 1.2 国内外研究现状 | 第16-21页 |
| 1.2.1 传统数字频率合成技术 | 第16-18页 |
| 1.2.2 余数系统 | 第18-20页 |
| 1.2.3 代数整数表示 | 第20-21页 |
| 1.3 本文主要贡献与创新 | 第21-22页 |
| 1.4 本文的结构安排 | 第22-23页 |
| 第二章 基于RNS和AI表示的数字频率合成理论基础 | 第23-28页 |
| 2.1 数字频率合成器 | 第23-25页 |
| 2.2 余数系统基础 | 第25页 |
| 2.3 代数整数理论基础 | 第25-27页 |
| 2.4 本章小结 | 第27-28页 |
| 第三章 基于余数系统的数字频率合成器 | 第28-55页 |
| 3.1 基于RNS的无相位截短数字频率合成器 | 第28-38页 |
| 3.1.1 基于三通道RNS的DDS结构设计 | 第30-32页 |
| 3.1.2 三通道RNS的DDS输出波形性能仿真分析 | 第32-35页 |
| 3.1.3 基于四通道RNS的DDS结构设计 | 第35-36页 |
| 3.1.4 四通道RNS的DDS输出波形性能仿真分析 | 第36-38页 |
| 3.2 基于二维RNS的无相位截短数字频率合成器 | 第38-47页 |
| 3.2.1 基于三通道RNS的DDS结构设计 | 第39-41页 |
| 3.2.2 三通道RNS的DDS输出波形性能仿真分析 | 第41-44页 |
| 3.2.3 基于四通道RNS的DDS结构设计 | 第44页 |
| 3.2.4 四通道RNS的DDS输出波形性能仿真分析 | 第44-47页 |
| 3.3 基于RNS的相位截短数字频率合成器 | 第47-54页 |
| 3.3.1 基于两通道RNS的DDS结构设计 | 第49-51页 |
| 3.3.2 输出波形性能仿真分析 | 第51-54页 |
| 3.4 本章小结 | 第54-55页 |
| 第四章 基于RNS和AI表示的数字频率合成器 | 第55-72页 |
| 4.1 RNS和AI表示概述 | 第55-61页 |
| 4.1.1 代数整数表示方法 | 第55-58页 |
| 4.1.2 RNS结合AI表示的数字信号处理系统 | 第58-61页 |
| 4.2 基于RNS和R&A的无相位截短数字频率合成器 | 第61-67页 |
| 4.2.1 结构设计 | 第61-64页 |
| 4.2.2 输出波形性能仿真分析 | 第64-67页 |
| 4.3 基于RNS和R&A的相位截短数字频率合成器 | 第67-70页 |
| 4.3.1 结构设计 | 第67页 |
| 4.3.2 输出波形性能仿真分析 | 第67-70页 |
| 4.4 本章小结 | 第70-72页 |
| 第五章 基于余数系统的数字频率合成器的ASIC实现 | 第72-88页 |
| 5.1 基于RNS的DDS数据对称压缩方法研究 | 第72-77页 |
| 5.1.1 1/2 对称压缩 | 第72-74页 |
| 5.1.2 1/4 对称压缩 | 第74-76页 |
| 5.1.3 1/4 对称压缩的修正算法 | 第76-77页 |
| 5.2 基于RNS的无相位截短数字频率合成器的ASIC实现 | 第77-85页 |
| 5.2.1 实现结构设计 | 第78-82页 |
| 5.2.2 ASIC实现结果 | 第82-85页 |
| 5.3 基于RNS的相位截短数字频率合成器的ASIC实现 | 第85-87页 |
| 5.3.1 实现结构设计 | 第85-86页 |
| 5.3.2 ASIC实现结果 | 第86-87页 |
| 5.4 本章小结 | 第87-88页 |
| 第六章 总结与展望 | 第88-89页 |
| 6.1 论文总结 | 第88页 |
| 6.2 工作展望 | 第88-89页 |
| 致谢 | 第89-90页 |
| 参考文献 | 第90-94页 |
| 攻读硕士期间取得的成果 | 第94-95页 |
| 附件 | 第95-97页 |
