| 摘要 | 第9-10页 |
| ABSTRACT | 第10页 |
| 第一章 绪论 | 第11-16页 |
| 1.1 课题背景及研究意义 | 第11-12页 |
| 1.2 国内外研究现状 | 第12-14页 |
| 1.3 本文的研究内容 | 第14-16页 |
| 第二章 基于PCI Express3.0 DMA控制器的总体设计 | 第16-24页 |
| 2.1 PCI Express协议介绍 | 第16-19页 |
| 2.1.1 PCI Express总线拓扑结构 | 第16-17页 |
| 2.1.2 PCI Express协议的层次 | 第17-19页 |
| 2.2 DMA控制器简介 | 第19-20页 |
| 2.3 Xilinx PCI Express3.0硬核的特点及不足 | 第20-22页 |
| 2.3.1 G3IBP硬核特点分析 | 第20-21页 |
| 2.3.2 现有方法的特点与不足 | 第21-22页 |
| 2.4 PCI Express3.0 DMA控制器的总体设计 | 第22-23页 |
| 2.5 本章小结 | 第23-24页 |
| 第三章 基于PCI Express3.0 DMA控制器关键技术研究 | 第24-57页 |
| 3.1 DMA读操作的设计 | 第24-29页 |
| 3.1.1 DMA读操作流程 | 第24-25页 |
| 3.1.2 存储器读完成包的乱序机制 | 第25-28页 |
| 3.1.3 乱序机制的处理对策 | 第28-29页 |
| 3.2 DMA中断处理的设计 | 第29-33页 |
| 3.2.1 MSI配置过程 | 第30-31页 |
| 3.2.2 MSI报文引发的数据完整性问题及处理对策 | 第31-32页 |
| 3.2.3 MSI中断丢失隐患的消除机制 | 第32-33页 |
| 3.3 分散-聚合DMA的设计 | 第33-35页 |
| 3.3.1 DMA模式 | 第33-34页 |
| 3.3.2 采用分散-聚合DMA机制的处理流程实现 | 第34-35页 |
| 3.4 系统设计与实现 | 第35-56页 |
| 3.4.1 PCI Express3.0硬核模块 | 第35-46页 |
| 3.4.2 与DMA相关的逻辑控制模块设计 | 第46-56页 |
| 3.5 本章小结 | 第56-57页 |
| 第四章 系统验证 | 第57-70页 |
| 4.1 测试平台搭建 | 第57-63页 |
| 4.1.1 验证方法 | 第57-58页 |
| 4.1.2 系统主要模块的设计与实现 | 第58-62页 |
| 4.1.3 上位机驱动程序架构 | 第62-63页 |
| 4.2 系统测试结果分析 | 第63-69页 |
| 4.2.1 传输速度测试 | 第63-65页 |
| 4.2.2 功能性测试 | 第65-67页 |
| 4.2.3 稳定性测试 | 第67页 |
| 4.2.4 软硬件资源消耗 | 第67-69页 |
| 4.3 本章小结 | 第69-70页 |
| 第五章 总结与展望 | 第70-71页 |
| 致谢 | 第71-72页 |
| 参考文献 | 第72-75页 |
| 作者在学期间取得的学术成果 | 第75-76页 |
| 附录A DMA写测试 | 第76-77页 |
| 附录B DMA读测试 | 第77页 |
