| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 1 绪论 | 第9-18页 |
| 1.1 CMOS集成电路的发展 | 第9-10页 |
| 1.2 MOS器件等比例缩小及其面临的挑战 | 第10-11页 |
| 1.3 高k栅介质材料的特性 | 第11-13页 |
| 1.4 Ge MOS器件研究进展 | 第13-14页 |
| 1.5 高k栅介质GeOI MOS器件研究概况 | 第14-16页 |
| 1.6 本文主要内容及结构安排 | 第16-18页 |
| 2 GeOI技术和Ge MOS制备工艺介绍 | 第18-25页 |
| 2.1 GeOI技术介绍 | 第18-21页 |
| 2.2 MOS器件主要制备工艺 | 第21-24页 |
| 2.3 本章小结 | 第24-25页 |
| 3 高k栅介质全耗尽GeOI pMOSFET漏源电流模型 | 第25-38页 |
| 3.1 器件结构与漏源电流计算 | 第25-30页 |
| 3.2 模拟及结果分析 | 第30-37页 |
| 3.3 本章小结 | 第37-38页 |
| 4 高k栅介质全耗尽双栅GeOI MOSFET的结构优化 | 第38-50页 |
| 4.1 TCAD仿真软件理论基础 | 第38-41页 |
| 4.2 模型选取及模型参数的设定 | 第41-43页 |
| 4.3 器件结构参数对电特性的影响 | 第43-49页 |
| 4.4 本章小结 | 第49-50页 |
| 5 表面处理对Ge MOS器件界面和电特性的影响 | 第50-62页 |
| 5.1 样品制备流程 | 第50-52页 |
| 5.2 电特性参数提取方法 | 第52-56页 |
| 5.3 不同表面处理Ge MOS器件的电特性 | 第56-60页 |
| 5.4 本章小结 | 第60-62页 |
| 6 总结及展望 | 第62-65页 |
| 6.1 总结 | 第62-63页 |
| 6.2 展望 | 第63-65页 |
| 致谢 | 第65-66页 |
| 参考文献 | 第66-72页 |
| 附录 作者在攻读硕士期间发表的论文 | 第72页 |