| 摘要 | 第4-6页 |
| Abstract | 第6-7页 |
| 第一章 绪论 | 第12-19页 |
| 1.1 应用背景 | 第12-13页 |
| 1.2 国内外研究现状和发展趋势的分析 | 第13-16页 |
| 1.2.1 国外研究现状和发展趋势 | 第13-15页 |
| 1.2.2 国内研究现状和发展趋势 | 第15-16页 |
| 1.3 本课题的目的和意义 | 第16-17页 |
| 1.4 本课题主要研究内容和工作任务 | 第17-18页 |
| 1.5 本论文的结构 | 第18-19页 |
| 第二章 多点通讯协议控制器IP核及系统验证的需求分析及设计方案 | 第19-33页 |
| 2.1 多点通讯协议控制器IP核及系统验证需求分析与相关原理 | 第19-26页 |
| 2.1.1 多点通讯协议控制器IP核设计需求分析 | 第19-24页 |
| 2.1.2 系统验证需求分析 | 第24-25页 |
| 2.1.3 多点通讯协议控制器IP核设计的相关原理 | 第25-26页 |
| 2.1.3.1 IP核介绍 | 第25页 |
| 2.1.3.2 多点通讯协议控制器IP核设计原理及工作原理 | 第25-26页 |
| 2.2 多点通讯协议控制器IP核及系统验证的整体设计方案 | 第26-33页 |
| 2.2.1 实验初期方案论证及方案确定 | 第26-31页 |
| 2.2.1.1 IP核封装设计方案 | 第26-27页 |
| 2.2.1.2 IP核设计方案 | 第27-29页 |
| 2.2.1.3 系统验证平台设计方案（硬件） | 第29-30页 |
| 2.2.1.4 系统验证平台设计方案（软件） | 第30-31页 |
| 2.2.2 确定的设计方案下系统整体的结构 | 第31-33页 |
| 2.2.2.1 多点通讯协议控制器IP核及系统验证平台整体结构 | 第31-33页 |
| 第三章 IP核的系统验证平台硬件设计 | 第33-46页 |
| 3.1 系统验证平台的主机硬件设计 | 第33-44页 |
| 3.1.1 设计方案 | 第33页 |
| 3.1.2 主机硬件PXI1000集成板卡整体结构 | 第33-35页 |
| 3.1.3 FPGA主控电路 | 第35-39页 |
| 3.1.3.1 FPGA应用背景和FPGA产品对比 | 第35页 |
| 3.1.3.2 Spartan-6 FPGA的资源分析 | 第35-36页 |
| 3.1.3.3 硬件设计 | 第36-39页 |
| 3.1.4 PCI总线通讯电路 | 第39-42页 |
| 3.1.4.1 PCI总线介绍 | 第39-40页 |
| 3.1.4.2 PCI9054芯片介绍与同类型产品性能对比分析 | 第40-41页 |
| 3.1.4.3 PCI9054内部结构和资源 | 第41页 |
| 3.1.4.4 硬件电路设计及与FPGA的连接 | 第41-42页 |
| 3.1.5 RS485电平转换与驱动电路 | 第42-43页 |
| 3.1.6 电源供电电路 | 第43-44页 |
| 3.2 系统验证平台的从机硬件设计 | 第44-45页 |
| 3.2.1 从机硬件设计方案 | 第44页 |
| 3.2.2 从机硬件展示 | 第44-45页 |
| 3.3 IP核的主机从机验证平台间电缆设计 | 第45-46页 |
| 3.3.1 主机从机接口电平标准 | 第45页 |
| 3.3.2 主机从机间电缆的设计制作 | 第45-46页 |
| 第四章 多点通讯协议控制器IP核的FPGA逻辑功能设计 | 第46-67页 |
| 4.1 多点通讯协议控制器IP核的FPGA逻辑功能代码编写 | 第46-61页 |
| 4.1.1 FPGA的常用开发工具和下载工具介绍 | 第46-47页 |
| 4.1.2 FPGA的开发注意事项 | 第47页 |
| 4.1.3 多点通讯协议控制器IP核的FPGA逻辑代码编写之主从机IP核功能及模块设计 | 第47-61页 |
| 4.1.3.1 主机IP核功能模块具体设计——时钟分频模块 | 第49-50页 |
| 4.1.3.2 主机IP核功能模块具体设计——PCI9054本地时序模块 | 第50-51页 |
| 4.1.3.3 主机IP核功能模块具体设计——主机RS485串口发送模块 | 第51-53页 |
| 4.1.3.4 主机IP核功能模块具体设计——主机RS485串口接收模块 | 第53-55页 |
| 4.1.3.5 主机IP核功能模块具体设计——CRC校验和从机地址设别模块 | 第55-57页 |
| 4.1.3.6 从机IP核功能模块具体设计——从机RS485串口接收模块 | 第57-58页 |
| 4.1.3.7 从机IP核功能模块具体设计——从机CRC校验、从机地址识别、功能码处理模块 | 第58页 |
| 4.1.3.8 从机IP核功能模块具体设计——从机RS485串口发送模块 | 第58-61页 |
| 4.2 多点通讯协议控制器主从机IP核功能模块的仿真验证 | 第61-66页 |
| 4.2.1 主机IP核的时钟分频模块仿真验证 | 第61页 |
| 4.2.2 主机IP核的PCI9054本地时序模块仿真验证 | 第61-62页 |
| 4.2.3 主机IP核的RS485串口发送模块仿真验证 | 第62-63页 |
| 4.2.4 主机IP核的RS485串口接收模块仿真验证 | 第63-64页 |
| 4.2.5 主机IP核的CRC校验从机地址识别模块仿真验证 | 第64-65页 |
| 4.2.6 从机IP核的RS485串口发送模块仿真验证 | 第65-66页 |
| 4.3 多点通讯协议控制器IP核的封装接口设计 | 第66-67页 |
| 第五章 多点通讯协议控制器IP核验证平台软件设计 | 第67-74页 |
| 5.1 主机IP核与PC机通讯的桥梁——PCI9054驱动程序设计 | 第67-70页 |
| 5.1.1 常用驱动开发工具介绍和对比 | 第67页 |
| 5.1.2 Win Driver驱动开发工具 | 第67-69页 |
| 5.1.2.1 Win Driver使用步骤概述 | 第67-68页 |
| 5.1.2.2 驱动代码结构图 | 第68页 |
| 5.1.2.3 PCI9054驱动程序相关文件说明和FPGA时序 | 第68-69页 |
| 5.1.3 驱动程序的API函数 | 第69-70页 |
| 5.2 多点通讯协议控制器IP核的验证平台测试软件设计 | 第70-74页 |
| 5.2.1 测试软件设计需求 | 第70-71页 |
| 5.2.2 测试软件设计 | 第71-72页 |
| 5.2.3 测试软件相关说明 | 第72-74页 |
| 5.2.3.1 编写详情 | 第72-73页 |
| 5.2.3.2 使用控件展示 | 第73页 |
| 5.2.3.3 使用注意事项 | 第73-74页 |
| 第六章 整体联合调试 | 第74-79页 |
| 6.1 整体联合调试工具和准备环节 | 第74页 |
| 6.1.1 调试工具 | 第74页 |
| 6.1.2 准备环节 | 第74页 |
| 6.2 驱动程序调试工具 | 第74-75页 |
| 6.3 实际测试连接情况图 | 第75页 |
| 6.4 实际测试结果 | 第75-79页 |
| 第七章 本文结论 | 第79-80页 |
| 7.1 结论与展望 | 第79-80页 |
| 致谢 | 第80页 |
| 攻读硕士学位期间发表的学术论文 | 第80-81页 |
| 参考文献 | 第81-83页 |
| 附录 | 第83-89页 |
