| 致谢 | 第4-5页 |
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第1章 绪论 | 第10-12页 |
| 1.1 论文研究背景与意义 | 第10-11页 |
| 1.2 论文的组织结构 | 第11-12页 |
| 第2章 锁相环频率综合器的研究 | 第12-32页 |
| 2.1 锁相环基本工作原理 | 第12-13页 |
| 2.2 鉴频鉴相器和电荷泵 | 第13-16页 |
| 2.2.1 常见问题汇总 | 第14页 |
| 2.2.2 CP结构拓扑介绍 | 第14-16页 |
| 2.3 环路滤波器 | 第16-17页 |
| 2.4 振荡器 | 第17-22页 |
| 2.4.1 常见的振荡器结构 | 第17-22页 |
| 2.5 分频器 | 第22页 |
| 2.6 锁相环环路分析 | 第22-25页 |
| 2.7 锁相环的相噪模型分析 | 第25-30页 |
| 2.7.1 相位噪声的含义 | 第25-28页 |
| 2.7.2 相噪与环路带宽的选取 | 第28-30页 |
| 2.8 本章小结 | 第30-32页 |
| 第3章 分频器的结构与特性研究 | 第32-48页 |
| 3.1 常见分频器的结构研究 | 第32-38页 |
| 3.1.1 注入锁定分频器 | 第32-34页 |
| 3.1.2 再生式分频器 | 第34-35页 |
| 3.1.3 基于/2/3单元的多模分频器 | 第35-37页 |
| 3.1.4 Pulse-Swallow型可编程分频器 | 第37-38页 |
| 3.2 分频器单元的电路实现 | 第38-47页 |
| 3.2.1 双模分频器 | 第39-42页 |
| 3.2.2 触发器单元 | 第42-47页 |
| 3.3 本章小结 | 第47-48页 |
| 第4章 应用于多模射频终端芯片的高性能分频器设计 | 第48-68页 |
| 4.1 分频器指标与结构选取 | 第48-49页 |
| 4.2 分频器具体电路设计思路 | 第49-56页 |
| 4.2.1 /4/5预分频器的设计 | 第49-51页 |
| 4.2.2 脉冲计数器和吞咽计数器的设计 | 第51-56页 |
| 4.3 分频器电路仿真结果分析 | 第56-57页 |
| 4.4 分频器的优化设计 | 第57-63页 |
| 4.4.1 预分频器的优化 | 第58-60页 |
| 4.4.2 其他小模块电路设计 | 第60页 |
| 4.4.3 计数器部分的设计 | 第60-63页 |
| 4.5 分频器电路的仿真验证 | 第63-67页 |
| 4.5.1 /4/5预分频器的仿真结果 | 第63-64页 |
| 4.5.2 分频器整体级联仿真 | 第64-66页 |
| 4.5.3 分频器模块的设计经验总结 | 第66-67页 |
| 4.6 本章小结 | 第67-68页 |
| 第5章 分频器应用于电流模式锁相环系统的研究与设计 | 第68-88页 |
| 5.1 CCPLL原理简介 | 第68-71页 |
| 5.1.1 电感电阻滤波器 | 第68页 |
| 5.1.2 有源电感的原理 | 第68-70页 |
| 5.1.3 有源电感变压器 | 第70-71页 |
| 5.2 部分具体电路设计 | 第71-77页 |
| 5.2.1 有源振荡器的设计 | 第71-75页 |
| 5.2.2 分频器的设计 | 第75-77页 |
| 5.3 电路仿真结果分析 | 第77-79页 |
| 5.3.1 有源电感振荡器的仿真结果 | 第77-78页 |
| 5.3.2 分频器的仿真结果 | 第78-79页 |
| 5.4 版图绘制与环路后仿真 | 第79-84页 |
| 5.4.1 分频器的版图 | 第79-80页 |
| 5.4.2 振荡器的版图 | 第80-81页 |
| 5.4.3 系统整体版图 | 第81页 |
| 5.4.4 模块与系统后仿真 | 第81-84页 |
| 5.5 锁相环芯片的实物测试 | 第84-87页 |
| 5.6 本章小结 | 第87-88页 |
| 第6章 总结与展望 | 第88-90页 |
| 6.1 论文工作总结 | 第88-89页 |
| 6.2 论文工作展望 | 第89-90页 |
| 参考文献 | 第90-94页 |
| 攻读硕士学位期间取得的研究成果 | 第94页 |
| 发明专利 | 第94页 |